IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Tab Content
Plus d'activité

6 Messages visiteurs

  1. Afficher la conversation
    erca57
    Bonjour,
    J'ai épisodiquement un peu de temps libre pour proposer des corrections, si vous êtes toujours demandeur.
    Cordialement
  2. Afficher la conversation
    Erielle
    Bonjour,

    Max m'a renvoyé vers vous.
    Je me demandais si vous aviez besoin de correcteurs en ce moment (et si oui, je dépose ma candidature).

    Cordialement
  3. Malick
    Bonsoir vous allez bien j'espère.
    c'était juste pour passer le bonjour et merci pour les bons boulots que vous faites sur le forum.
  4. Afficher la conversation
    landry161
    Bonjour f-leb je voudrais rediger un mini tutorial en c#.J'attendais qu'il soit approuvé avant de pouvoir passer aux étapes suivantes mais il se trouve que vous l'avez supprimé avec un message "Il doit manquer quelque chose ".S'il y a quelque chose que j'ai omis je vous prie de bien vouloir me tenir informé.
    Cordialement.
  5. Afficher la conversation
    Phanloga
    Bonjour.

    Si vous cherchez toujours des correcteurs, je pense avoir un niveau en français me permettant de participer à ce travail.
    Rien ne m'énerve tant que le massacre de notre langue.

    Je ne suis pas d'une disponibilité exclusive, je participe déjà à la modération/administration d'un forum (rien à voir avec celui-ci...) mais à l'occasion, si je peux aider, ce sera avec grand plaisir.

    A votre disposition.

    Cordialement.

    Philippe DUVAL
  6. ClaudeLELOUP
    Tout arrive !

    Merci Fabien.
Visualiser les messages visiteur de 1 à 6 sur 6
Informations de f-leb

Informations de base

Âge
52
Informations de f-leb
Sexe:
Homme
Pays:
France
Activité:
Enseignant
Blog:
http://blog.developpez.com/f-leb

Signature


Statistiques


Messages au total
Messages au total
12 250
Messages par jour
2,37
Messages visiteurs
Messages au total
6
Plus récent message
03/08/2016 12h19
Informations générales
Dernière activité
Aujourd'hui 00h53
Date d'inscription
27/01/2009

54 Amis

  1. -Nikopol- -Nikopol- est déconnecté

    Expert éminent sénior

    -Nikopol-
  2. alassanediakite alassanediakite est déconnecté

    Membre expert

    • Envoyer un message via Yahoo à alassanediakite
    alassanediakite
  3. Anomaly Anomaly est déconnecté

    Responsable technique

    Anomaly
  4. Bktero Bktero est déconnecté

    Modérateur

    Bktero
  5. boijea boijea est déconnecté

    Rédacteur

    boijea
  6. ced ced est déconnecté

    Rédacteur/Modérateur

    ced
  7. celine20b celine20b est déconnecté

    Candidat au Club

    celine20b
  8. chrtophe chrtophe est déconnecté

    Responsable Systèmes

    chrtophe
  9. Chtulus Chtulus est déconnecté

    Modérateur

    Chtulus
  10. ClaudeLELOUP ClaudeLELOUP est déconnecté

    Rédacteur/Modérateur

    ClaudeLELOUP
Visualiser les amis 1 à 10 sur 54
Page 1 sur 6 12345 ... DernièreDernière
Voir le blog de f-leb

Billets récents

[FPGA] Créer un circuit logique pour piloter un télémètre à ultrasons (SRF05 / HC-SR04)

par f-leb, 24/08/2022 à 09h00
Je vous présente aujourd'hui un contrôleur pour télémètre à ultrasons (de type SRF05 ou HC-SR04). La carte de développement est une carte FPGA Altera DE0-nano :


Le fonctionnement de ce type de capteurs est résumé sur les chronogrammes ci-dessous (Trigger et Echo séparés) :


Une impulsion de 10μs minimum sur la broche Trigger du module va préparer l’envoi d’un train

En lire plus...

Mis à jour 21/12/2022 à 14h46 par f-leb (mise à jour de l'image du bloc E/S Ultrasonoc:U1)

Catégories
FPGA , Programmation

[FPGA] Créer un circuit logique pour détecter une séquence

par f-leb, 19/08/2022 à 09h00
Dans un flux de données binaire tel que 1 0 0 1 1 0 ... , détecter une séquence particulière est un exercice de logique séquentielle que l’on peut résoudre grâce à une approche par machine à états finis (Finite State Machine FSM).

Par exemple, la machine à états finis du graphe ci-dessous permet de détecter la séquence 1 1 0 1 :


S0, S1, S1 et S3 sont les états de la machine, et les étiquettes au niveau des arcs orientés

En lire plus...

Mis à jour 23/08/2022 à 19h34 par f-leb

Catégories
FPGA , Programmation

[FPGA] Créer un circuit logique pour décoder les signaux en quadrature d’un encodeur rotatif

par f-leb, 15/08/2022 à 09h00
Les encodeurs rotatifs sont des dispositifs électromécaniques qui convertissent la position angulaire d'un axe en signaux électriques. Les encodeurs optiques qui fonctionnent en quadrature proposent deux sorties A et B en décalage de phase (90°). Le nombre d’impulsions par tour de l’axe étant une caractéristique spécifique de l’encodeur, compter les impulsions donne une image du décalage angulaire (et le nombre d’impulsions par seconde donne une image de la vitesse de rotation). L’avance ou le retard

En lire plus...

Catégories
FPGA , Programmation

[FPGA] Créer un circuit logique pour gérer les rebonds d’un interrupteur

par f-leb, 11/08/2022 à 09h00
Les interrupteurs mécaniques en général (boutons-poussoirs, interrupteurs à bascule, à glissière, à levier, etc.) ont une fâcheuse habitude : ils sont sujets aux rebonds à la fermeture ou à l’ouverture du circuit. Ces rebonds sont parfois néfastes pour le fonctionnement de votre application, et il faut trouver des systèmes matériels ou logiciels pour les éviter.
Je présente ici la configuration d’un circuit logique d’une solution antirebonds sur une carte de développement FPGA, au travers

En lire plus...

Catégories
FPGA , Programmation

[FPGA] Créer un circuit logique pour faire un compteur

par f-leb, 08/08/2022 à 09h00
Notre compteur N bits en free running se contente d’incrémenter une valeur (interne) à chaque front montant du signal d’horloge CLK. Codée sur N bits, la valeur count du compteur peut évoluer entre 0 et 2N-1, puis reprend à zéro après débordement. Le comptage est bloqué si le signal ENA (Enable) est à l’état bas. Sur une impulsion du signal SCLR (Synchronous Clear), la valeur du compteur est forcée à zéro. Une impulsion est délivrée sur la sortie TC (Terminal Count) lorsque la valeur maximale 2N

En lire plus...

Catégories
FPGA , Programmation
Aucune certification n'a été indiquée. Déclarez vos certifications