IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Voir le flux RSS

Le blog de f-leb

  1. La talonnette connectée, pour tricher aux Échecs

    par , 02/03/2024 à 13h26 (Le blog de f-leb)
    Une sonde embarquée dans une chaussure pour tricher aux Échecs

    Je reprends ici les travaux de Jack Hollingsworth dans son article sur instructables.com : Von Niemann Probe (Licence CC BY-NC-SA)

    Cette talonnette connectée en Bluetooth peut vibrer discrètement dans la chaussure du joueur d'échecs qui est alors informé en direct et à distance du meilleur coup à jouer.

    Nom : sonde-vnp.jpg
Affichages : 576
Taille : 31,2 Ko Nom : sonde-vnp2.jpg
Affichages : 737
Taille : 29,0 Ko
    La talonnette embarque
    ...

    Mis à jour 04/03/2024 à 10h26 par f-leb

    Catégories
    Python , Programmation
  2. [Actualité] [Arduino Uno R4 WiFi] Des broches E/S à 8mA seulement !

    par , 29/12/2023 à 08h00 (Le blog de f-leb)
    Ce n'est pas la caractéristique la plus amusante des Arduino Uno R4, mais c'est quand même celle qui risque d'endommager votre carte si vous passez à côté...
    Une caractéristique importante est le courant maximum que peut conduire une broche d'entrée-sortie numérique (ou DC current per I/O pin) :

    Nom : DC-current-IOpin-unoR3-R4.png
Affichages : 5363
Taille : 33,9 Ko
    Extraits docs. Arduino Uno R3 et R4

    Et le moins qu'on puisse dire, c'est que le seuil de tolérance pour une broche numérique est ...

    Mis à jour 04/01/2024 à 10h57 par f-leb

    Catégories
    Arduino , Arduino Uno R4 WiFi
  3. [Actualité] [FPGA] [Verilog/SystemVerilog] Que fait ce code ?

    par , 02/10/2023 à 08h00 (Le blog de f-leb)
    En Verilog/SystemVerilog, on peut trouver ce genre de code :
    Code SystemVerilog : Sélectionner tout - Visualiser dans une fenêtre à part
    1
    2
    a <= b;
    b <= a;
    Mais que fait ce code ? Il renvoie Vrai si a est inférieur ou égal à b... Non, ce n'est pas ça. Le signe <= est surement un opérateur d'affectation : je mets b dans a... puis a dans b ? C'est pour échanger les valeurs de a et b (swap? Mais ça ne peut pas fonctionner, car « normalement » pour faire l'échange, il faut passer par une variable temporaire :
    Code C : Sélectionner tout - Visualiser dans une fenêtre à part
    temp = a;  a = b;  b = temp;
    ...

    Mis à jour 15/10/2023 à 21h32 par f-leb

    Tags: fpga
    Catégories
    FPGA
  4. [Actualité] [FPGA] Logique séquentielle et conception RTL (Register Transfer Level)

    par , 16/09/2023 à 12h00 (Le blog de f-leb)
    En logique combinatoire, les sorties d'un système numérique ne dépendent que des états logiques présents aux entrées. Le système n'a donc pas de mémoire, et un système sans mémoire est forcément très limité.
    Prenez l'exemple d'un système d'ouverture à code qui donne trois tentatives à l'utilisateur pour saisir le bon code. Dans un système à logique purement combinatoire, chaque saisie de code infructueuse ne peut produire qu'un seul résultat, car sans mémorisation, il ne peut pas tenir compte ...
    Catégories
    FPGA
  5. [Actualité] [FPGA] Les niveaux d'abstraction dans les langages de description de matériel (HDL) - Partie 2/2

    par , 01/09/2023 à 08h00 (Le blog de f-leb)
    Lors du billet précédent, nous avions vu comment établir la description d'un composant simple appelé multiplexeur :

    Nom : mux.png
Affichages : 2592
Taille : 5,6 Ko
    Si sel=0, a est dirigé vers s, et si sel=1, c'est b qui est dirigé vers s

    Au niveau d'abstraction le plus bas, le niveau structurel, ce composant est décrit par le câblage de portes logiques élémentaires (portes AND, OR et NOT dans ce cas précis). Voyons comment pourrait-on établir une description de ce composant à ...
    Catégories
    FPGA
Page 1 sur 8 12345 ... DernièreDernière