IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Voir le flux RSS

Le blog de f-leb

  1. [Actualité] [FPGA] Créer un circuit logique pour piloter un télémètre à ultrasons (SRF05 / HC-SR04)

    par , 24/08/2022 à 08h00 (Le blog de f-leb)
    Je vous présente aujourd'hui un contrôleur pour télémètre à ultrasons (de type SRF05 ou HC-SR04). La carte de développement est une carte FPGA Altera DE0-nano :


    Le fonctionnement de ce type de capteurs est résumé sur les chronogrammes ci-dessous (Trigger et Echo séparés) :

    Nom : 8F8XF.gif
Affichages : 5672
Taille : 4,2 Ko

    Une impulsion de 10μs minimum sur la broche Trigger du module va préparer l’envoi d’un train ...

    Mis à jour 21/12/2022 à 13h46 par f-leb (mise à jour de l'image du bloc E/S Ultrasonoc:U1)

    Catégories
    FPGA , Programmation
  2. [FPGA] Créer un circuit logique pour détecter une séquence

    par , 19/08/2022 à 08h00 (Le blog de f-leb)
    Dans un flux de données binaire tel que 1 0 0 1 1 0 ... , détecter une séquence particulière est un exercice de logique séquentielle que l’on peut résoudre grâce à une approche par machine à états finis (Finite State Machine FSM).

    Par exemple, la machine à états finis du graphe ci-dessous permet de détecter la séquence 1 1 0 1 :

    Nom : sequence1101.png
Affichages : 2151
Taille : 50,4 Ko

    S0, S1, S1 et S3 sont les états de la machine, et les étiquettes au niveau des arcs orientés ...

    Mis à jour 23/08/2022 à 18h34 par f-leb

    Tags: fpga, verilog
    Catégories
    FPGA , Programmation
  3. [FPGA] Créer un circuit logique pour décoder les signaux en quadrature d’un encodeur rotatif

    par , 15/08/2022 à 08h00 (Le blog de f-leb)
    Les encodeurs rotatifs sont des dispositifs électromécaniques qui convertissent la position angulaire d'un axe en signaux électriques. Les encodeurs optiques qui fonctionnent en quadrature proposent deux sorties A et B en décalage de phase (90°). Le nombre d’impulsions par tour de l’axe étant une caractéristique spécifique de l’encodeur, compter les impulsions donne une image du décalage angulaire (et le nombre d’impulsions par seconde donne une image de la vitesse de rotation). L’avance ou le retard ...
    Tags: fpga, verilog
    Catégories
    FPGA , Programmation
  4. [FPGA] Créer un circuit logique pour gérer les rebonds d’un interrupteur

    par , 11/08/2022 à 08h00 (Le blog de f-leb)
    Les interrupteurs mécaniques en général (boutons-poussoirs, interrupteurs à bascule, à glissière, à levier, etc.) ont une fâcheuse habitude : ils sont sujets aux rebonds à la fermeture ou à l’ouverture du circuit. Ces rebonds sont parfois néfastes pour le fonctionnement de votre application, et il faut trouver des systèmes matériels ou logiciels pour les éviter.
    Je présente ici la configuration d’un circuit logique d’une solution antirebonds sur une carte de développement FPGA, au travers ...
    Tags: fpga, verilog
    Catégories
    FPGA , Programmation
  5. [FPGA] Créer un circuit logique pour faire un compteur

    par , 08/08/2022 à 08h00 (Le blog de f-leb)
    Notre compteur N bits en free running se contente d’incrémenter une valeur (interne) à chaque front montant du signal d’horloge CLK. Codée sur N bits, la valeur count du compteur peut évoluer entre 0 et 2N-1, puis reprend à zéro après débordement. Le comptage est bloqué si le signal ENA (Enable) est à l’état bas. Sur une impulsion du signal SCLR (Synchronous Clear), la valeur du compteur est forcée à zéro. Une impulsion est délivrée sur la sortie TC (Terminal Count) lorsque la valeur maximale 2N ...
    Tags: fpga, verilog
    Catégories
    FPGA , Programmation