IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Navigation

Inscrivez-vous gratuitement
pour pouvoir participer, suivre les réponses en temps réel, voter pour les messages, poser vos propres questions et recevoir la newsletter

C Discussion :

Décalage de bits et adresse de la variable


Sujet :

C

  1. #21
    Expert confirmé
    Avatar de Kannagi
    Homme Profil pro
    cyber-paléontologue
    Inscrit en
    Mai 2010
    Messages
    3 226
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Âge : 37
    Localisation : France, Bouches du Rhône (Provence Alpes Côte d'Azur)

    Informations professionnelles :
    Activité : cyber-paléontologue

    Informations forums :
    Inscription : Mai 2010
    Messages : 3 226
    Par défaut
    Après , il faut se méfier du x86 entre le code écrit et comment il fonctionne en interne , y'a un monde :p

    Citation Envoyé par WhiteCrow Voir le message
    Maintenant il y a aussi d'autre architecture où cela sera fait autrement … tout simplement parce que d'autres architectures pourraient proposer un opcode qui fait d'un coup ce que ton code source demande (un peu à la BSWAP du x86).
    Même si c'est peu probable vu que de nos jours on est plus sur une logique RISC , il faudrait vraiment une analyse sérieuse pour rajouter ce type d'instruction (qui serait de l'utilisé souvent).
    En général , on laisse les instruction SIMD et autre spécialisé pour gérer des calculs lourd si besoin.
    (Mais 90% du code ,c'est du load/store/add/branchement )

  2. #22
    Membre Expert

    Homme Profil pro
    Directeur de projet
    Inscrit en
    Mai 2013
    Messages
    1 634
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Yvelines (Île de France)

    Informations professionnelles :
    Activité : Directeur de projet
    Secteur : Service public

    Informations forums :
    Inscription : Mai 2013
    Messages : 1 634
    Par défaut Le RISC du CISC ?
    Bonjour Kannagi,
    Citation Envoyé par Kannagi Voir le message
    ...Même si c'est peu probable vu que de nos jours on est plus sur une logique RISC , il faudrait vraiment une analyse sérieuse pour rajouter ce type d'instruction (qui serait de l'utilisé souvent).
    En général , on laisse les instruction SIMD et autre spécialisé pour gérer des calculs lourd si besoin...
    Comme pshufb qui promène les octets et les mets éventuellement à 0 ? Ce qui plombe ce type d'instructions est qu'il faut aussi charger l'argument de ventilation des octets. Si ce n'est pas vraiment intéressant ici, c'est idéal pour, par exemple, changer (très) rapidement l'ordre des composantes couleurs d'une image.

    Pour l'instant, les processeurs CISC restent très largement majoritaires sur ordinateur (et absents des smartphones et de la plupart des tablettes). Cela changera peut être si l'initiative d'Apple fait des émules. Mais Apple nous a habitué à changer régulièrement de processeur sans s'occuper réellement de la rétrocompatibilité.

    Salut

  3. #23
    Expert confirmé
    Avatar de Kannagi
    Homme Profil pro
    cyber-paléontologue
    Inscrit en
    Mai 2010
    Messages
    3 226
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Âge : 37
    Localisation : France, Bouches du Rhône (Provence Alpes Côte d'Azur)

    Informations professionnelles :
    Activité : cyber-paléontologue

    Informations forums :
    Inscription : Mai 2010
    Messages : 3 226
    Par défaut
    Citation Envoyé par Guesset Voir le message
    Bonjour Kannagi,
    Pour l'instant, les processeurs CISC restent très largement majoritaires sur ordinateur (et absents des smartphones et de la plupart des tablettes). Cela changera peut être si l'initiative d'Apple fait des émules. Mais Apple nous a habitué à changer régulièrement de processeur sans s'occuper réellement de la rétrocompatibilité.
    *sur PC
    Pourquoi pour les processeurs CISC ?
    A ma connaissance y'en a qu'un seul c'est le x86 (tout les autres processeurs CISC ont disparu de la circulation).
    Et si il est majoritaire (pour le PC) ,c'est plus pour des raisons historique (rétrocompatibilité) que par un avantage quelconque niveau ISA.

  4. #24
    Membre Expert

    Homme Profil pro
    Directeur de projet
    Inscrit en
    Mai 2013
    Messages
    1 634
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Yvelines (Île de France)

    Informations professionnelles :
    Activité : Directeur de projet
    Secteur : Service public

    Informations forums :
    Inscription : Mai 2013
    Messages : 1 634
    Par défaut
    Bonjour Kannagi,

    Citation Envoyé par Kannagi Voir le message
    *sur PC
    Sur PC et serveurs (non Personal Computer ).

    Citation Envoyé par Kannagi Voir le message
    Pourquoi pour les processeurs CISC ?
    Par complétude avec les RISC par définition.

    Citation Envoyé par Kannagi Voir le message
    A ma connaissance y'en a qu'un seul c'est le x86 (tout les autres processeurs CISC ont disparu de la circulation). Et si il est majoritaire (pour le PC) ,c'est plus pour des raisons historique (rétrocompatibilité) que par un avantage quelconque niveau ISA.
    Il ne faut pas confondre processeurs (i7, Zen5...) et ISA (x86, x64...) et il y a des différences d'ISA entre Intel et AMD (par exemple SSE 4). La concentration industrielle est toujours à l'œuvre. A part ARM, y a t'il d'autres ISA RISC non marginales (y compris ISA open source V) ?

    Ceci étant je n'ai pas de chapelle. Je n'ai avancé que des faits. La rétrocompatibilité est effectivement un moteur important et appréciable pour x86 comme ARM. La profusion d'instructions a des avantages mais également des défauts. Notamment, les compilateurs peinent à tirer partie des instructions non élémentaires. Mais réduire les avantages putatifs à l'ISA ne me semble pas légitime car cela ne définit en rien les performances et cela induirait plutôt un avantage CISC (richesse du jeu d'instructions) en masquant le potentiel d'optimisation des jeux d'instruction réduits (implémentation, compilateurs plus efficients, moindre surface silicium etc.)

    Salut

  5. #25
    Expert confirmé
    Avatar de Kannagi
    Homme Profil pro
    cyber-paléontologue
    Inscrit en
    Mai 2010
    Messages
    3 226
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Âge : 37
    Localisation : France, Bouches du Rhône (Provence Alpes Côte d'Azur)

    Informations professionnelles :
    Activité : cyber-paléontologue

    Informations forums :
    Inscription : Mai 2010
    Messages : 3 226
    Par défaut
    Citation Envoyé par Guesset Voir le message
    Il ne faut pas confondre processeurs (i7, Zen5...) et ISA (x86, x64...) et il y a des différences d'ISA entre Intel et AMD (par exemple SSE 4). La concentration industrielle est toujours à l'œuvre. A part ARM, y a t'il d'autres ISA RISC non marginales (y compris ISA open source V) ?
    Je ne les confonds pas et il n'ya rien sur mon message qui laisse interprétation que je confond les deux , je parlais bien des processeurs avec design CISC.
    Il y'a beaucoup de processeur RISC , mais pour le moment seul ARM et RISC-V ont le vent au pourpre (et avant PowerPC et MIPS).
    Et le Atmel AVR qui équipe pas mal d'Arduino sont RISC eux aussi.


    Citation Envoyé par Guesset Voir le message
    Ceci étant je n'ai pas de chapelle. Je n'ai avancé que des faits. La rétrocompatibilité est effectivement un moteur important et appréciable pour x86 comme ARM. La profusion d'instructions a des avantages mais également des défauts. Notamment, les compilateurs peinent à tirer partie des instructions non élémentaires. Mais réduire les avantages putatifs à l'ISA ne me semble pas légitime car cela ne définit en rien les performances et cela induirait plutôt un avantage CISC (richesse du jeu d'instructions) en masquant le potentiel d'optimisation des jeux d'instruction réduits (implémentation, compilateurs plus efficients, moindre surface silicium etc.)
    Le soucis de la rétrocompatibilité est :
    "Adapter de vieux programmes à de nouvelles machines signifie habituellement adapter les nouvelles machines pour qu'elles se comportent comme les anciennes."
    Alan Jay Perlis
    Sinon un mauvais ISA peut réduire les perfs oui (genre un décodage complexe , ou une mauvaise gestion des branchements ).

    Pour les hautes performances, ça y joue moins mais justement le x86 consomme et coûte bien plus chère à produire , c'était mon message d'origine pour cela qu'il n'apporte aucun avantage tangible.
    Les instructions CISC vu qu'elle sont convertis en RISC en interne (sur Intel/AMD) , ne gagne que le facteur "place" , mais techniquement la moyenne des opcode du x86 n'est pas plus grande qu'un ARM ou RISC-V.

+ Répondre à la discussion
Cette discussion est résolue.
Page 2 sur 2 PremièrePremière 12

Discussions similaires

  1. Décalage de bits
    Par Kraz dans le forum VB 6 et antérieur
    Réponses: 10
    Dernier message: 21/10/2006, 18h09
  2. décalages de bits
    Par seb95 dans le forum Java ME
    Réponses: 4
    Dernier message: 05/03/2006, 04h03
  3. décalage de bits
    Par cedre22 dans le forum Langage
    Réponses: 13
    Dernier message: 17/01/2006, 09h33
  4. Multiplication par décalage de bits
    Par tekman54000 dans le forum Assembleur
    Réponses: 2
    Dernier message: 25/10/2005, 11h35
  5. Décalage de bit sur unsigned char [8]
    Par dboulange dans le forum C++
    Réponses: 14
    Dernier message: 26/07/2005, 14h10

Partager

Partager
  • Envoyer la discussion sur Viadeo
  • Envoyer la discussion sur Twitter
  • Envoyer la discussion sur Google
  • Envoyer la discussion sur Facebook
  • Envoyer la discussion sur Digg
  • Envoyer la discussion sur Delicious
  • Envoyer la discussion sur MySpace
  • Envoyer la discussion sur Yahoo