bonjour
je demande votre aide parceque je ne comprend pas bien ce que fait mon makefile. pour compiler il marche. Quand je fait un make clean, le premier marche mais quand je refait un deuxieme à la suite, ca compile puis fait le rm *.o. Est ce que c'est normal ou y a t il un problème?
#declaration des variables
objets1 = titi.o tata.o
objets = toto.o $(objets1)
CFLAGS = -Wall -g

#Dépendences

CliExe :$(objets)
gcc $(CFLAGS) -o toto $(objets);

%.o : %.c tpmake.h
gcc $(CFLAGS) -c $<

#c pas obligatoire mais bon ...
titi.o : titi.c tpmake.h
tata.o :tata.c tpmake.h
toto.o :toto.c tpmake.h

# effacer les .o (make clean)
clean : $(objets1) toto.o
rm $(objets1) toto.o