IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Navigation

Inscrivez-vous gratuitement
pour pouvoir participer, suivre les réponses en temps réel, voter pour les messages, poser vos propres questions et recevoir la newsletter

VHDL Discussion :

merkle tree in vhdl/FPGA


Sujet :

VHDL

  1. #1
    Nouveau membre du Club

    Homme Profil pro
    Architecte matériel
    Inscrit en
    janvier 2017
    Messages
    3
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Nord (Nord Pas de Calais)

    Informations professionnelles :
    Activité : Architecte matériel
    Secteur : High Tech - Électronique et micro-électronique

    Informations forums :
    Inscription : janvier 2017
    Messages : 3
    Points : 30
    Points
    30
    Par défaut merkle tree in vhdl/FPGA


    Je dois implémenter des merkle trees en VHDL synthétisable pour FPGA. Tout indice sera le bienvenu !

  2. #2
    Membre éprouvé

    Profil pro
    Ingénieur développement matériel électronique
    Inscrit en
    juillet 2010
    Messages
    474
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations professionnelles :
    Activité : Ingénieur développement matériel électronique
    Secteur : Industrie

    Informations forums :
    Inscription : juillet 2010
    Messages : 474
    Points : 1 184
    Points
    1 184
    Par défaut
    Bonjour,

    Je n'ai pas d’expérience dans l’implémentation des arbres dans un FPGA.
    Mais a vue de nez cela ne va pas être évident puisque dans un FPGA on n'accède pas aussi facilement à la mémoire que dans un programme.

  3. #3
    Nouveau membre du Club

    Homme Profil pro
    Architecte matériel
    Inscrit en
    janvier 2017
    Messages
    3
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Nord (Nord Pas de Calais)

    Informations professionnelles :
    Activité : Architecte matériel
    Secteur : High Tech - Électronique et micro-électronique

    Informations forums :
    Inscription : janvier 2017
    Messages : 3
    Points : 30
    Points
    30
    Par défaut
    Oui tout à fait, ce n'est pas évident mais c'est jouable, néanmoins je voudrai avoir un peu une vue modules et les composant de bases à implémenter

Discussions similaires

  1. clockdivider VHDL FPGA
    Par jumomo dans le forum VHDL
    Réponses: 3
    Dernier message: 15/07/2014, 22h05
  2. Tree View avec XML et XSL
    Par Drooxy dans le forum XSL/XSLT/XPATH
    Réponses: 3
    Dernier message: 22/04/2003, 11h21
  3. pb formatage document XML généré par un dom tree
    Par lionel69 dans le forum APIs
    Réponses: 11
    Dernier message: 17/10/2002, 10h53
  4. BTREE & B+TREE
    Par TuxP dans le forum Algorithmes et structures de données
    Réponses: 2
    Dernier message: 09/08/2002, 18h27
  5. Recherche algo tree
    Par Anonymous dans le forum Algorithmes et structures de données
    Réponses: 10
    Dernier message: 24/05/2002, 14h44

Partager

Partager
  • Envoyer la discussion sur Viadeo
  • Envoyer la discussion sur Twitter
  • Envoyer la discussion sur Google
  • Envoyer la discussion sur Facebook
  • Envoyer la discussion sur Digg
  • Envoyer la discussion sur Delicious
  • Envoyer la discussion sur MySpace
  • Envoyer la discussion sur Yahoo