Discussion :

[Faitplouf]

Bonjour à tous,

J'ai réalisé un projet systemC qui permets (en simplifiant) d'obtenir des signaux de sortie en fonction des entrées données.
J'aimerai savoir si il est possible d'afficher ces signaux sur un simulateur du genre "iSim", "ModelSim", etc. pour avoir un résultat de type simulation Verilog/VHDL.

Je n'ai en fait besoin que d'un affichage simple : nom du signal et la tête du signal juste à coté.

Merci de m'éclairer et passez une bonne journée

[Faitplouf]

C'est bon trouvé ModelSim devrait pouvoir faire ça.

Pour ceux que ça intéresse : (tuto très complet) http://www.eda.ncsu.edu/wiki/Tutoria...stemC_Tutorial
(sinon) http://web.itu.edu.tr/~orssi/dersler...SystemCsim.pdf