Bonjour,
j'ai un problème :
je voudrais un composant qui a trois entrées : la donnée D, l'horloge CLK et un enable EN
une sortie : Q
Je suppose que mon circuit marche en deux cycles (#1 et #2) mais que D n'est valide que sur #1 et pas sur #2. Q doit donc valoir D de #1 pendant #1 (il se comporte alors comme un fil) et #2 (il se comporte alors comme un registre). C'est un peu ce que ferait un latch commandé par EN mais le synthétiseur crie, il dit qu'il faut faire attention aux risques d'instabilité car il n'y a pas d'horloge.
Une idée pour faire ça simplement ?
Merci.
Partager