IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Navigation

Inscrivez-vous gratuitement
pour pouvoir participer, suivre les réponses en temps réel, voter pour les messages, poser vos propres questions et recevoir la newsletter

Bibliothèques Discussion :

[news] QuickThread bibliothèque de programmations parallèles du Platform Intel


Sujet :

Bibliothèques

  1. #1
    Membre confirmé

    Inscrit en
    Décembre 2008
    Messages
    73
    Détails du profil
    Informations forums :
    Inscription : Décembre 2008
    Messages : 73
    Points : 512
    Points
    512
    Par défaut [news] QuickThread bibliothèque de programmations parallèles du Platform Intel
    Intel a publié QuickThread est une bibliothèque runtime et programmation paradigme pour l'écriture des applications multitâches en 32 bits et 64 bits utilisant des environnements C + +, Fortran et des langages de programmation mixtes. L’objectif de la conception de QuickThread est de produire un minimum de frais généraux pour la distribution du travail dans un environnement multitâches.



    QuickThread offre au programmeur les moyens de:
    Allouer des objets de données à partir d'un nœud NUMA
    L’exécution directe de tache ou des tranches de tache d’objets de données est limitée, ou bien avoir la possibilité de se lancer sur des processus au sein de nœud NUMA.
    Hot-in-cache: assure des considérations de programmation à l'exécution directe de la tâche ou une tâche tranches d'être limité à qui ont la préférence, fonctionne sur le partage des fils d'un cache de niveau avec le thread (processus de l'émission de la tâche en-queue).
    Not-in-cache: assure des considérations de programmation à l'exécution directe de la tâche ou une tâche tranches d'être limité à qui ont la préférence, fonctionner sur le partage des processus d'un cache de niveau sur le processeur avec le plus ancien matériel.
    Opportunistes en cache: tâche dans laquelle la planification des boucles peut être partagé en plusieurs tranches de tâche que lorsque et dans la mesure de, partage de la mémoire cache de niveau spécifique avec le processus courant sont disponibles (sinon la boucle est géré comme une seule tâche ou diminution du nombre de tâches et par le processus courant).
    Il inclue par appel direct de la tâche (comme l'appel de la fonction de processus courant) ou il exclu thread courant dans la tâche tranche-up.
    Slice-up : c’est distribuer une tâche à une première tranche de processus, par la demande de cache de niveau.
    Slice-up processus de tranche primaire en tranches secondaire dans le processus de la mémoire cache de niveau primaire.
    Opportunistes : le processus de la programmation est disponible pour réduire les appels inutiles de processus d’ordonnancement.
    Avec Quick Thread, le programmeur peut exercer ce niveau de contrôle par l'inclusion d'un seul placement de directive sur les autres parallèles directives.

    Source: http://software.intel.com/en-us/articles/quickthread/

  2. #2
    Membre régulier Avatar de krieg
    Profil pro
    Inscrit en
    Janvier 2009
    Messages
    75
    Détails du profil
    Informations personnelles :
    Âge : 39
    Localisation : France

    Informations forums :
    Inscription : Janvier 2009
    Messages : 75
    Points : 92
    Points
    92
    Par défaut
    Salut,
    Intel met beaucoup d'effort de développement sur le parallèlisme.
    Le fait qui tiennent compte de l'architecture NUMA, laisse tout à penser
    que leur prochaine architecture de processeur sera de type NUMA.
    Par contre, ils ont l'air d'avoir compliquer leur API par rapport à TBB.
    A tester face à ces concurrents, Cilck TBB et KAAPI.
    Bye

  3. #3
    Membre à l'essai
    Profil pro
    Inscrit en
    Août 2007
    Messages
    40
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations forums :
    Inscription : Août 2007
    Messages : 40
    Points : 23
    Points
    23
    Par défaut
    D'après ce que j'ai pu lire dans la thèse dont le lien se trouve ici:

    http://www.developpez.net/forums/d67...ologies-c-cpp/

    Intel semble s'orienter vers une architecture avec de multiples cœurs identiques, tandis que AMD tend plutôt vers des multiples cœurs, mais hétérogènes, ce qui me semble être bien plus logique.

    Qu'en pensez vous ?

Discussions similaires

  1. Quelle bibliothèque pour la programmation parallèle ?
    Par 3DArchi dans le forum Threads & Processus
    Réponses: 13
    Dernier message: 04/08/2015, 12h18
  2. Réponses: 3
    Dernier message: 13/04/2008, 21h58
  3. programmation parallèle avec MPI
    Par salseropom dans le forum Algorithmes et structures de données
    Réponses: 1
    Dernier message: 03/08/2006, 09h45
  4. Programmation parallèle - Linux
    Par pilou254 dans le forum Autres éditeurs
    Réponses: 4
    Dernier message: 25/06/2006, 05h55
  5. [MFC] Programmation parallèle sous VC++
    Par Axiome dans le forum MFC
    Réponses: 4
    Dernier message: 14/12/2005, 00h10

Partager

Partager
  • Envoyer la discussion sur Viadeo
  • Envoyer la discussion sur Twitter
  • Envoyer la discussion sur Google
  • Envoyer la discussion sur Facebook
  • Envoyer la discussion sur Digg
  • Envoyer la discussion sur Delicious
  • Envoyer la discussion sur MySpace
  • Envoyer la discussion sur Yahoo