Recherche:

Bonjour à tous,

J'ai un petit soucis avec la génération d'un random à partir de la fonction uniform et qui est toujours le même à chaque exécution du process.

J'ai mis en pièce jointe un bout...

Oui tout à fait, ce n'est pas évident mais c'est jouable, néanmoins je voudrai avoir un peu une vue modules et les composant de bases à implémenter :roll:

:salut:

Je dois implémenter des merkle trees en VHDL synthétisable pour FPGA. Tout indice sera le bienvenu !