Le premier poste de l'auteur du message date d'il y a deux ans.
Cette reponse pourrait aider d'autres personnes.
Avant tout, il faut savoir que dans un logiciel de simulation, comme modelsim/questasim par exemple, il y a une résolution minimale de mise à jour du calcul. Par défaut, elle est à 1 ps (pico-seconde). Si elle est modifiée, 5ns par exemple, on verra au minimum le chronogramme évoluer toute les 5ns, quelque soit l'horloge. C'est le paramètre Resolution du fichier modelsim.ini qui le fixe.
Dans son code, il a mis l'affectation de data_real dans un process, mais hors rising_edge ou clk'event... Je ne sais pas trop ce que ça donne.
L'affectation du Vout est clocké par le:
elsif (SCK'event and SCK = '1') then
Donc il prend un coup d'horloge sur sa sortie, qui dépend de la période de SCK. Si la résolution de son simulateur est de 5ns, et que SCK est à 100MHz (10 ns), le 15 ns peuvent provenir de là.
Je ne suis pas trop sur des 5 ns, pour le signal data_real mis dans le process, mais non clocké.
Partager