Discussion :

[dourouc05]

Fin mars avait lieu le symposium annuel de TSMC, où le fondeur de semiconducteurs présente l’état de son commerce, mais aussi les avancées (notamment technologiques), comme les nouveaux processus de fabrication de puces. Cette habitude persiste depuis 1995, avec une édition chaque année, sans interruption. Cette fois, le symposium avait pour slogan Unleash Your Innovation : en pratique, cela signifie que TSMC étend considérablement son offre pour faciliter l’innovation du côté de ses clients.

Le marché des semiconducteurs se divise en trois types de société : les intégrées, qui comme Intel conçoivent les puces au niveau abstrait (en manipulant des portes logiques, avec des outils d’EDA) et s’occupent de leur réalisation effective sur du silicium (y compris la recherche nécessaire pour améliorer le processus), puis celles qui se spécialisent dans l’une des deux branches. ARM, AMD, NVIDIA ou encore Apple font partie de celles qui ne s’occupent que de la conception des circuits, elles sont dites fabless ; au contraire, TSMC ou GlobalFoundries s’occupent de la réalisation de ces circuits.

TSMC est une société qui se porte bien : dans sa niche, elle compte 470 clients, avec une moyenne d’un nouveau client par semaine (!). Elle fabrique 8900 produits différents, avec ses 220 technologies en cours d’exploitation : ainsi, par an, TSMC produit 10 milliards de puces. L’entreprise investit toujours : elle prévoit un total de 2,2 milliards de dollars en recherche pour la seule année 2016, a achevé la construction d’un nouveau bâtiment dans son usine Fab 12 de Hsinchu (pour la production de circuits en 7 nm) et de trois nouveaux pour la Fab 14 à Tainan (pour le 16 nm), quatre autres sont prévus à Tainan (pour le 5 nm) et deux sont en cours de construction à la Fab 15 de Taichung (pour le 10 nm). Toutes ces usines se situent à Taïwan, un autre site est prévu en Chine pour une mise en production à la fin 2018.

Une diversification des processus existants

TSMC continue à produire des semiconducteurs dans différents nœuds, pas toujours très proches de sa plus haute finesse de gravure (le 16 nm, actuellement) : ces processus plus anciens ont l’avantage d’être mieux maîtrisés, notamment au niveau des coûts. L’objectif principal de TSMC est d’améliorer la consommation énergétique (de l’ordre de vingt à trente pour cent), notamment avec ses 55ULP et 40ULP (respectivement, en 55 nm et 40 nm), dont les premières versions ont été introduites dans la période 2006-2008 ; côté 28 nm, le 28HPC+ promet d’améliorer la performance (fréquence des puces) et de diminuer encore la consommation énergétique (tension d’alimentation). Ces trois améliorations de processus existants conviendront aux applications de type « Internet des objets » de milieu de gamme.

Le haut de gamme en très basse consommation revient aux processus les plus modernes, le 16FFC (avec des transistors FinFET plus compacts). Il s’agit d’une amélioration du 16 nm existant, le 16FF+, en production de masse depuis le troisième trimestre de 2015 : la principale différence est une tension d’alimentation de 0,55 V (par rapport au 0,7 V actuels), soit une diminution de consommation de l’ordre de cinquante pour cent. Cette évolution vient à contrecarrer les plans initiaux sur le 16 nm : les premières annonces indiquaient que les clients les plus sensibles aux questions de coûts resteraient probablement très longtemps sur le 28 nm ; maintenant, un an plus tard, TSMC prévoit d’augmenter sa capacité de production.

Les prochains processus : 10 nm en 2017, 7 nm en 2018

TSMC est plus que très confiant sur son 10 nm : les premières puces devraient sortir fin de cette année, la production en volume de puces arrive en 2017, avec de l’ordre de 200 000 galettes de silicium par trimestre (300 000 par trimestres prévues en 16 nm pour 2016).

Cependant, ce processus devrait être une transition très rapide vers le 7 nm : seulement deux bâtiments devraient produire dans ce processus (pas d’autre prévu en construction), le 7 nm devant arriver… l’année d’après. Par conséquent, certains clients comme Xilinx ont d’ores et déjà annoncé qu’ils passeront complètement le nœud 10 nm et ne quitteront le 16 nm que pour le 7 nm.

La justification du côté de TSMC est que le 7 nm réutilisera 95 % de l’équipement du 10 nm, qui sera donc maîtrisé. Par contre, la densité en transistors augmentera d’un facteur 1,63 entre le 10 et le 7 nm, à comparer à un facteur 1,9 entre le 28 et le 20 nm.

Le 7 nm sera disponible, dès le début, en deux versions : l’une orientée mobilité et basse consommation, l’autre pour la haute performance (l’habitude est plus de concentrer sur une version au début, puis d’en développer de nouvelles, comme les 55ULP, 40ULP ou encore 16FFC). La première gagnerait trente à quarante pour cent en consommation énergétique et quinze à vingt pour cent en performance, jusque vingt-cinq pour cent en performance pour la deuxième version (pour atteindre des fréquences de l’ordre de quatre gigahertz).

Sources : Key Takeaways from the TSMC Technology Symposium Part 1, Key Takeaways from the TSMC Technology Symposium Part 2, TSMC Adding Near-threshold Voltage Operation at 16nm.
Ce contenu a été publié dans Matériel par dourouc05.

[Jipété]

Merci à toi de lever un coin du voile sur ces choses que nous (et le reste du monde) utilisons en permanence sans plus savoir très bien ce qui se cache dans ces machins noirs pleins de pattes qu'on voit partout partout partout !

Par exemple, 0,55 V pour la tension d'alim ça me scotche !