Passage de Simulink vers VHDL

Bonjour, j'ai réalisé un synthétiseur à formant de Klatt sur simulink et je voudrais l'implémenter sur FPGA.Mais je ne sais pas comment passer du simulink vers VHDL coder. Est ce qu'il faut ajouter des éléments à la librairie de Simulink ou est ce que le passage se fait directement par HDL CODER?Est il vrai qu'il faut enlever tous les entrées et sorties du schéma simulink avant de faire le passage vers le VHDL?Toutes informations ou documents seront le bien venus.Merci d'avance.

Je suis débutant en simulink mais j'espère que ce lien peut t'aider un peu:

http://www.scribd.com/doc/3813412/Ma...Dsp-Algorithms

Bonne chance,

Michel