Probleme makefile mulitplateforme

Bonjour a tous,
je souhaite faire un makefile multi-plaforme, qui compile notament sur FreeBSD, sunOS ...
j'ai essaye de faire :

Code:

---

1 2 3 4 5

ligne 11 : ifeq ($(HOSTTYPE), FreeBSD) ligne 12 : CC = gcc ligne 13 : else ligne 14 : CC = /usr/sfw/bin/gcc ligne 15 : endif

---

Seulement, j'ai des erreurs lorsque je fait make :
L.11 : Missing dependency operator.
L.13 : Need anoperator.

Merci d'avance
NeOkript

tu devrais plutot essayer de te faire un script shell "configure" qui ecrit dans un fichier par exemple Makefile.rules que tu importes ensuite dans ton makefile.

exemple :

Code:

---

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

configure: #!/bin/bash   archi=`uname -s` if [ archi = "FreeBSD" ]; then echo "CC=gcc" > Makefile.rules echo "CFLAGS= ...." >> Makefile.rules ... else echo "CC=/usr/sfw/bin/gcc" > Makefile.rules echo "CFLAGS= ...." >> Makefile.rules ... fi   echo "BIN=monbinaire" >> Makefile.rules

---

Code:

---

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Makefile include Makefile.rules   SRCS=fichier1.c \ fichier2.c   OBJS=$(SRCS:.c=.o)   all: $(OBJS) $(BIN)   $(BIN): $(OBJS) $(CC) -o $@ $(OBJS)     .c.o: $(CC) $(CFLAGS) -o $@ -c $<

---

voila, c'est un exemple d'un makefile generique avec un configure il suffit pour compiler ton projet de faire :

42sh:> ./configure && make

j'ai ecris cela de memoire, je ne suis pas sur à 100% des symboles etc, à tester, mais l'idée et la, et surtout ce qui compte c'est le principe du configure separé du makefile

J'ajoute qu'il existe http://code.google.com/p/waf/ aussi ;)
C'est une bonne alternative au scripts configure et tout ça

Merci pour vos réponses, le seul problème est que nous devons compilez avec la commande make et rien d'autre. J'ai presque reussi a faire quelque chose de portable.

Code:

---

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26

OS = `uname -s` CC_FreeBSD = gcc CC_SunOS = /usr/sfw/bin/gcc CFLAGS = -g -ggdb3 -O0 -W -Wall -Wstrict-prototypes -ansi -pedantic NAME = mysh FILE = main.c RM = rm -f OBJ = $(FILE:.c=.o) LIB = -L. -lmy INCLUDE = -I. CMD = $(CC_$(OS)) $(CFLAGS) $(OBJ) $(INCLUDE) $(LIB) -o $(NAME)   $(NAME) : $(OBJ) $(CMD)   all : $(OBJ) $(CMD)   clean : $(RM) *.o *~ *#   fclean : $(RM) $(NAME)   re : fclean all

---

Le problème vient de la var OBJ qui ne reconnais pas elle non plus gcc.
Si vous avez une idee

Merci d'avance

si tu veux que ton makefile fasse les *.o tout seul, il faut que ton compilateur soit dans la variable $(CC) et que tes flags de compile s'appel $(CFLAGS). Avec ton systeme sans configure, c'est pas vraiment possible. Mais si tu donnes une regles explicites pour faire les *.o ca devrai fonctionner.

Essaye de rajouter dans ton makefile la regles :

Code:

---

1 2 3 4

.c.o: $(CC_$(OS)) $(CFLAGS) -o $@ -c $<

---

cette regle explique au makefile comment faire les *.o à partir des *.c et donc comment "construire" la variable $(OBJS).

Merci bien,
ça marche nikel a présent :D

Merci encore
NeoKript

j'ajouterais que pour être encore plus souple, tu devrais mettre ton uname dans un script "machine", qui serait appelé au départ, sette le symbole de la machine, construit le nom du fichier à inclure (include Makefile.machine), et ensuite, vogue la galère :D