Pb dans la conception de mon makefile
Bonjour a tous,
J'ai un pb d'ordre general qui me tracasse depuis un moment et pour lequel j'ai pas trouve de solution elegante et/ou facile alors que de toute evidence elle doit exister. Maintenant le pb se presente de facon concrete et c'est pour ca que j'en profite pour vous poser la question.
Voila mon pb ...
J'ai un ensemble d'objets A qui sont compiles a partir d'un makefileA et un autre ensemble d'objets B qui sont compiles a partir d'un makefileB.
Maintenant je construit mes "unit tests" et pour ce faire je construit un makefileC qui compile les objets concernant mes unit tests.
Mais si jamais il y a un test qui ne passe pas, il faut que j'ai modifier le code source des objets de A ou de B et lancer le makefile qui va bien.
Je me suis dit que ce qui serait genial serait de pouvoir creer une option dans le makefileC qui permete de lancer le makefileA et makefileB et c'est la que mon pb se pose :?
J'ai essaye de faire dans l'option all du makefile le suivant:
Code:
1
2
3
4
5
6
7
8
9
10
11
12
13
14
|
#... bla bla bla
all: complete $(OBJECTS) test
complete:
cd <PATH POUR ATTEINDRE MAKEFILE_A>
make
cd <PATH POUR ATTEINDRE MAKEFILE_B>
make
cd <PATH POUR REVENIR AU MAKEFILE_COURANT>
# ...bla bla bla... |
... et voila... ca me genere une boucle infinie... :roll:
Quelqu'un peut me dire comment on peut traiter ce probleme ?
Merci d'avance.
