Makefile et objet

Bonjour,
J'aimerai faire une chose qui semble assez simple. Me servir d'un make pour créer un objet dans un répertoire autre que celui du source, tout en gardant la fonctionnalité du make quand à la recompilation ou non du source.

Si par exemple je compile avec dans un make:

Code:

---

1 2 3 4 5

compil: test.o   .c.o: gcc -c $< -o../obj/$@

---

et que je relance mon make une deuxième fois, il recompile le source.

Quelqu'un a une idée?

Bah, oui, tant que la cible (le .o) est plus ancien (ou n'existe pas (ce qui est ton cas)), il lance la règle !
compil ne dépend pas de test.o mais de obj/test.o !

Ok très bien, mais en faisant ainsi, on ne peut pas généraliser de règles de compilation. Il faudrait en écrire une pour chacun des objets:

Code:

---

1 2 3

../obj/test.o:test.c gcc -c $< -o$@

---

Il y a t il un moyen de généraliser les règles dans ce cas?

Bon la solution serait de faire:

Code:

---

1 2 3 4 5

compil : ../obj/test.o   ../obj/%.o:%.c gcc -c $< -o../obj/$@

---

Afin de généraliser en utilisant les règles d'inférences.

Mais comme la vie n'est jamais simple, ça marche avec GNU make. Mais pas avec les make de chez AIX (IBM)...

Je cherche donc une alternative...Any idea?