La mémoire HBM2 pourra monter jusque 24 Go par puce
La mémoire HBM2 pourra monter jusque 24 Go par puce,
en empilant jusque douze couches de mémoire, avec un débit jusque 307 Go/s
Le bus mémoire est une limitation dans un certain nombre d'applications, notamment pour les processeurs graphiques. C'est pour ôter ce caillou de leur chaussure que les fabricants de processeurs utilisent de la mémoire HBM pour leurs cartes haut de gamme (rarement pour le grand public). Ces puces sont incluses dans le même boîtier que le processeur graphique proprement dit, ce qui leur permet d'obtenir une latence très faible, notamment. Par exemple, NVIDIA commercialise actuellement la Tesla V100, avec quatre puces de mémoire HBM2 de huit gigaoctets chacune (pour un total de trente-deux gigaoctets de mémoire par processeur graphique).
Le problème de la HBM2, c'est sa limite en mémoire : on ne peut pas, actuellement, monter au-delà de huit gigaoctets par puce. La seule solution, pour disposer de plus de mémoire, est d'ajouter des puces. L'autre manière d'aborder la chose est de regarder comment les puces HBM2 sont fabriquées : en empilant des couches de mémoire. Jusqu'à présent, la norme prévoyait d'empiler jusqu'à huit de ces couches pour former une puce d'une capacité de huit gigaoctets.
La mise à jour publiée mi-décembre porte à douze le nombre de couches maximum. La technologie aidant, les couches peuvent aussi monter jusque deux gigaoctets chacune : désormais, une puce HBM2 peut donc monter jusque vingt-quatre gigaoctets. La bande passante par broche passe aussi à 2,4 gigabits par seconde, toujours sur mille vingt-quatre broches : une pile HBM2 peut donc monter à trois cent sept gigaoctets par seconde de débit maximum (par rapport à deux cent cinquante-six précédemment).
Cette publication intervient alors que la mémoire HBM3 est en cours de développement. La HBM3 haut de gamme devrait monter à au moins trois gigabits par seconde et par broche, pour un total de cinq cent douze gigaoctets par puce HBM3 (au minimum). Samsung prévoyait la mise en production de masse à l'horizon 2020, mais il n'y a pas d'information récente disponible à ce sujet.
Source : JEDEC Updates Groundbreaking High Bandwidth Memory (HBM) Standard.
Et vous ?
:fleche: Qu'en pensez-vous ?
