Probleme avec Makefile

Bonjour
J'ai un probleme avec un Makefile. J'ai les fichiers suivants :

Etudiant.h
Etudiant.c ---> #include "Etudiant.h"
main.c ---> #include "Etudiant.h"

Mon Makefile :

Code:

---

1 2 3 4 5 6 7 8 9 10 11 12 13 14

CC = gcc OBJS = main.o, Etudiant.o CFLAGS = -c -Wall -ansi -pedantic PGM = programme         $(PGM): $(OBJS) $(CC) -o $(PGM) $(OBJS)   .c.o : $(CC) $(CFLAGS) $<

---

make me renvoie :

Code:

---

make: *** No rule to make target `main.o,', needed by `programme'. Stop.

---

Avec ce Makefile :

Code:

---

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

CC = gcc OBJS = main.o, Etudiant.o CFLAGS = -c -Wall -ansi -pedantic PGM = programme         $(PGM): $(OBJS) $(CC) -o $(PGM) $(OBJS)   main.o : main.c, Etudiant.h $(CC) $(CFLAGS) main.c   Etudiant.o : Etudiant.c, Etudiant.h $(CC) $(CFLAGS) Etudiant.c

---

make me renvoie :

Code:

---

make: *** No rule to make target `main.o,', needed by `programme'. Stop.

---

make main.o me renvoie :

Code:

---

make: *** No rule to make target `main.c,', needed by `main.o'. Stop.

---

Merci

Salut, je ne suis qu'un débutant en makefile et n'apporte aucune certitude à ce que je vais raconter... mais deux ou trois choses me chifonnent dans tes makefiles.
Dans tous ceux que tu as fournis, je doute de la justitude de la virgule introduite dans la variable OBJS.
Je suis un tel débutant que je ne comprends pas ce que tu racontes dans la règle lignes 13 et 14 de ton premier makefile.
Par contre dans le second, j'ai bien peur qu'il y ait a nouveau un probleme de virgules dans la liste des dependances, dans les exemples de makefiles que j ai lu jusqu a présent il n y en avait pas...
D'ailleurs quand tu lis les messages d erreurs renvoyés (que ce soit pour ton premier makefile ou ton second) la virgule fait partie integrante du nom de la dépendance au sujet de laquelle make se plaint !
Vire ces virgules et si t as le temps de m'expliquer le sens de ta règle lignes 13 et 14 de ton premier makefile je suis preneur :)

Bonjour,

BaygonV le fait très justement remarquer la virgule est en trop et make te le dit (j'ai agrandi la virgule dans le message d'erreur) :

Code:

---

make: *** No rule to make target `main.o,', needed by `programme'. Stop.

---

De plus il vaut mieux écrire la règle implicite

Code:

---

1 2	.c.o : $(CC) $(CFLAGS) $<

---

ainsi

Code:

---

1 2	%.o : %.c $(CC) $(CFLAGS) $<

---

Définir des règles implicites ne doit pas t’empêcher ensuite de lister les dépendances :

Code:

---

1 2 3

main.o : main.c Etudiant.h   Etudiant.o : Etudiant.c Etudiant.h

---

en n'oubliant pas de ne pas mettre de virgules.

La règle implicite décrit comment construire l'objet (compiler avec $(CC) en lui passant les paramètres de $(CFLAGS) et le nom du premier prérequis). Les dépendances donnent le premier prérequis (la source) et la liste des fichiers qui si ils sont modifiés devront relancer la compilation.

Il peut être intéressant de se plonger dans la documentation de make pour avoir plus d'infos.

Merci picodev pour tes éclaircissements, je connaissais "ta" facon de décrire des règles implicites par contre je ne connaissais pas l'autre.
Sérieusement, je lis, je lis....
toutes les docs de :
Flex, Bison, make, bash
+ différents tutos de remise a niveau en C++.
Et il y a des moments ou sérieusement j'en ai un peu marre de lire des docs :) et je prends le raccourci de venir chercher ici des informations.
Exemple : depuis hier j'essaie de faire générer a flex un scanner sous forme de classe C++, pour pouvoir ensuite la dériver pour y ajouter des membres (notamment un driver). Je lis et relis la doc dans tous les sens pour m'apercevoir qu'un commentaire dans le code C++ généré par Flex m'explique que grosso modo il peut être impossible de dériver une classe yyFlexLexer et qu il faut attendre qu une prochaine version de Flex corrige ce probleme... :'(

Exact c'est bien la "," suis vraiment uin boulet.
Le cours que je lisais mettais des "," c'est apparement faux.



Merci