Makefile: variable dans wildcard

Bonjour,

J'écris un Makefile que je souhaite utiliser pour un petit programme dont les fichiers sont placés dans l'arborescence suivante :

Code:

---

1 2 3 4 5 6 7 8 9

----------------------- top -> src -> include -> lib -> exe -> obj Makefile   ------------------------

---

J'utilise une variable

Code:

---

SRC_DIR=src

---

pour stocker le nom du dossier contenant les fichiers sources.
Maintenant, je veux lister les fichiers dans ce dossier sans avoir recours à des appels aux fonctions Linux. J'ai lu que n'utiliser que Makefile permet de fonctionner sur d'autres plateformes.

Si je fais

Code:

---

SOURCES=${wildcard ${SRC_DIR}/*.c}

---

, cela ne fonctionne pas;
alors que

Code:

---

SOURCES=${wildcard src/*.c}

---

fonctionne très bien.

Connaissez-vous un moyen de faire en sorte d'utiliser la variable plutôt que d'écrire le nom du dossier directement?

Merci pour vos indications

Je suis très fâché avec les fichiers Makefile (un exemple, les tabulations obligatoires)

Mais tout ce que je vois c'est que tu mets une variable ${XX} dans une variable ${XX}. :weird: :weird:

Tu es sûr que Makefile interprète les imbrications :koi: , à l'instar du bash :whistle: ou :ange:

Bonjour foetus,

Clairement, l'imbrication n'est pas gérée ici. Je confirme...