récupérer la valeur des input dans le masque

Bonjour,
Je voudrais savoir s'il était possible de récupérer la valeur des input dans le masque afin de les réutiliser ?

Merci

Bonjour,

Les inputs c'est les signaux ou les paramètres?
Que souhaites-tu faire avec?

Duf

Bonjour,

J'ai un Sous-système masqué qui détient deux entrées : x et y, et donc des signaux
j'aurais besoin de connaître la valeur de x et y pour des calculs d'init dans le masque.

Merci pour ta réponse :)

salut

non, ce n'est pas possible
du moins comme tu le décris

la question c'est d'ou viennent ces signaux ?
peux tu connaitre leur valeur initiales par un autre moyen ? (calcul via un script)

Fabien

Merci pour ta réponse,
Non malheureusement je ne peux pas connaitre la valeur que rentre l'utilisateur.
J'explique un peu mieux mon problème :

J'utilise un composant de la bibliothèque xilinx qui est la RAM à deux entrées.

En gros elle permet de stocker un tableau accessible par adresse.

Par exemple, si je stocke la table [0 3 6 9], et que je veux récupérer la valeur 6 je dois envoyer 2 à l'adresse (car les adresses commencent à 0).
Maintenant ce que je voulais faire, vu que la RAM à deux entrées c'est le cas où l'utilisateur entre 3.5 --> je veux récupérer les valeurs qui sont autour soient 3 et 6.

Il faut donc que je trouve une relation qui me permet de passer de la table aux adresses.

Si j'oblige l'utilisateur à avoir une table croissante monotone je peux appliquer ceci (dans le masque, mais faut-il encore connaître la valeur de l'input) :

@RAM = input_user/espacement.

espacement=3 puisque la table va de 3 en 3.

Je vérifie que cela fonctionne :
si l'utilisateur entre 0, je divise par 3 = 0 --> je suis bien à l'adresse 0,
si l'utilisateur entre 6, je divise par 3 = 2 --> je suis bien à l'adresse 2,
si l'utilisateur entre 3.5, je divise par 3 = 1.66 --> je suis entre 1 et 2, et je récupère bien les bonnes valeurs (3 et 6).

Je conçois que c'est compliqué à expliquer, mais mon but c'est de créer une LUT 2D, via des composants xilinx synthétisable sur FPGA

Au passage, si vous avez une idée qui m'affranchirait de la division dans ma relation de passage en rouge plus haut, j’apprécierai beaucoup.

Merci encore :)