jtag et la norme ie1149.1

slt

pour moi j'ai trouvé la solution mais je reposte parce que il n'y a pas trop de personnes ici qui parlent de la norme ieee4911.1 ou de l'interface jtag donc on sais jamais un jour quelqu'un besoin d'info de comment configurer les pins input\output pour la lecteur/écriture des mémoires qui sont connecté avec le cpu depuis l'interface jtag, je lui dis que ça n'existe pas dans la norme ieee4911.1 cas une fois vous choisissez de l'instruction "EXTEST" tous les pins seraient déconnecté du coeur de cpu et il reste que des cellules jtag connecté a l'interieur de chaque pin et le cpu na au qu'un role dans cette opération et les cellules jtag sont toutes groupé dans un registre qui s'appelé "boundary-scan" et la taille de ce registre est dépon le nombres de cellules jtag et pour manipuler les bits de ce registre on a le TDI/TDO/TCLOK pins de controlle "TAP" de jtag et pour que vous mieux me comprendre de ce que je viens vous a dire imaginons que le sti5518 na que 4 cellules jtag
Code:

1 2 3 4 5 6 exemple de registre boundary-scan pin { boundary-scan} pin | | | TDI > cll3 cll2 cll1 cll0 > TDO
les données entrent toujour a guche et sortent toujour a droite et en mode(EXTEST) les données entré par TDI (test data input) les pins de cpu sont configuré automatiquement en sortie que ce soit la valeur que veut l'appliquer sur la pin 0 ou 1 contrairement a ligne TDO(test data output) les pins de cpu sont configuré automatiquement en entré que ce soit l'état lu sur les pins 0 ou 1

exemple pour programmer une flash mémoire 29lv160 envoyer les adresses et les donnée et meme de valider par WE toujour sur la ligne TDI

et pour lire une flash mémoire envoyer les adresses plus le validation par WE sur TDI, et lire les donnée depuis TDO

désolé pour la langue ;) et j'esper ce message aide quelqu'un un jour