Filtre numérique PID

Bonjour ! Je suis nouveau, j'ai parcouru un petit peu le forum et j'espère poster le sujet dans la bonne catégorie.
Alors voilà je vais exposer mon problème. Je suis étudiant en deuxième année de DUT Génie Électrique et Informatique Industrielle et je dois réaliser un filtre PID en VHDL.
Cependant, on va dire que le VHDL n'est pas vraiment mon fort ^^ Bon je me débrouille un peu mais j'aurais besoin d'aide pour terminer cette réalisation.
Tout d'abord, voici le cahier des charges qui nous a été donné (on fera les tests sur une maquette FPGA) :
Structure générale du filtre :
http://www.hostingpics.net/viewer.ph...51DSC00530.jpg
Dérivateur :
http://www.hostingpics.net/viewer.ph...63DSC00511.jpg
Intégrateur :
http://www.hostingpics.net/viewer.ph...24DSC00512.jpg

Malheureusement, pour le moment, je n’ai pas les codes que j’ai réalisé, à savoir, le dérivateur, l’intégrateur, le bloc « déterminer PTe », les multiplieurs et l’additionneur. Ce que je voudrais surtout qu’on m’explique, c’est comment fonctionne ce filtre PID ? Qu’est-ce qu’il fait ? Comment puis-je être sûr qu’il fonctionne correctement ?
Malgré les explications de mon prof, je n’arrive malheureusement toujours pas à comprendre son fonctionnement, donc avant d’entrer dans plus de détails, si quelqu’un pouvait me ré-expliquer cela, ça me serait d’une très grande utilité.

Merci d’avoir pris le temps de lire et je vous remercie d’avance pour vos réponses.