DDR5 SDRAM : les premières barrettes auront un débit de 4,8 Gb/s et seront commercialisées dès 2021
DDR5 SDRAM : les premières barrettes auront un débit de 4,8 Gb/s et seront commercialisées dès 2021,
elles seront également moins gourmandes en électricité que la DDR4
Le JEDEC (Joint Electron Device Engineering Council) a dévoilé, avec un an de retard, la publication des spécifications techniques définitives des futures barrettes de mémoire DDR5. La norme, baptisée JESD79-5 DDR5 SDRAM, « répond aux exigences de la demande induite par les applications intensives du cloud et des centres de données d'entreprise, offrant aux développeurs des performances deux fois supérieures et une efficacité énergétique nettement améliorée », promet l'organisme de normalisation des semi-conducteurs.
« La DDR5 a été conçue pour répondre aux besoins croissants de performances efficaces dans un large éventail d'applications, y compris les systèmes clients et les serveurs à haute performance. La DDR5 intègre une technologie de mémoire qui exploite et étend le savoir-faire et l'expérience de l'industrie en matière de développement de mémoires DDR antérieures », ajoute le JEDEC.
Un débit de 4,8 Gb/s à son lancement et de 6,4 Gb/s à terme
Le JEDEC promet un débit au lancement de 4,8 Gb/s. Et à terme, la bande passante devrait atteindre 6,4 Gb/s, soit deux fois plus que les dernières barrettes DDR4. Cependant, les constructeurs pourront dépasser ce cap s'ils le souhaitent. D'ailleurs, la bande passante théorique constante sera également rehaussée.
Ces performances s'expliquent notamment par le doublement du Brust-Length en BL16, passant ainsi de 8 à 16 bits. De plus, chaque module de DDR5 disposera de deux sous-canaux de 40 bits entièrement indépendants. Les nouvelles barrettes pourraient alors avoir une capacité pouvant atteindre 128 Go, avec 8 Go par die (contre 2 Go actuellement).
« De nouvelles fonctionnalités, telles que le DFE (Decision Feedback Equalization), permettent d'augmenter la vitesse d'entrée/sortie pour une bande passante plus large et des performances améliorées », précise la JEDEC.
La DDR5 consommera moins d'électricité
Le système de gestion de l'énergie de la DDR5 a été conçu pour optimiser la consommation d'électricité. La gestion des tensions sera alors assurée par chaque barrette et non plus par la carte mère. Grâce à cette nouveauté, le voltage de la DDR5 sera de 1,1 volt contre 1,2 volt pour la DDR4. En outre, le nombre de broches restera similaire à celui de la DDR4 (288 pins).
Les premières barrettes seront commercialisées dès 2021
Les constructeurs de Micron, Samsung ou SK Hynix sont évidemment à pied d'œuvre pour l'intégration de la DDR5 sur leurs produits. SK Hynix a d'ailleurs annoncé une production de masse d'ici la fin de cette année. Les fabricants de CPU comme AMD et Intel sont également sur les rangs. Pour AMD, la DDR5 devrait être adoptée avec l'architecture Zen4 et son nouveau socket AM5, dont la sortie est prévue en 2021. Chez Intel, il faudrait attendre la sortie, prévue également pour l'année prochaine, d'Alder Lake-S et de son socket LGA 1700 (bureau) ainsi que de Sapphire Rapids (serveurs).
Les réactions des principaux acteurs
« Avec la publication de la norme DDR5 du JEDEC, nous entrons dans une nouvelle ère de performances et de capacités DDR. La norme DDR5, développée avec un effort important dans l'ensemble de l'industrie, marque un grand bond en avant dans la capacité de la mémoire, en offrant pour la première fois un saut de 50 % de la bande passante au début d'une nouvelle technologie pour répondre aux exigences de l'IA et du calcul haute performance », a déclaré Carolyn Duran, vice-présidente chez Intel.
De son côté, Joe Macri, directeur technique de la division Calcul et Graphique d’AMD, déclare : « Le calcul haute performance nécessite une mémoire capable de suivre les exigences toujours plus grandes des processeurs actuels. Avec la publication de la norme DDR5, AMD peut mieux concevoir ses produits pour répondre aux futures demandes de nos clients et des utilisateurs finaux. En travaillant ensemble sur une norme unique par l'intermédiaire du JEDEC, l'industrie fournit une cadence prévisible pour l'amélioration de la bande passante mémoire, permettant la prochaine génération de systèmes et d'applications de haute performance ».
« Micron est fier de faire partie de l'organisation JEDEC, qui offre un forum efficace pour la collaboration intersectorielle sur les normes technologiques de pointe », a affirmé Frank Ross, membre du conseil d'administration du JEDEC et membre senior du personnel technique de Micron. « La norme DDR5 offre à l'industrie une avancée cruciale en matière de performance de la mémoire principale pour permettre la prochaine génération de calcul nécessaire pour transformer les données en informations à travers les applications de cloud, d'entreprise, de réseau, de calcul haute performance et d'intelligence artificielle », a-t-il ajouté.
« Samsung a activement contribué à la définition de la nouvelle norme industrielle DDR5 du JEDEC, reconnaissant que ce nouveau cadre DDR5 est un tournant décisif dans l'avancement de la mémoire pour les serveurs, les PC et autres grands appareils électroniques. Nous sommes ravis de voir la publication de cette norme dans les délais impartis et nous prévoyons d'amener nos solutions normalisées DDR5 à la production en volume dans un délai qui coïncide avec les demandes du marché », », a annoncé Sang Joon Hwang, vice-président senior de la planification des produits de mémoire chez Samsung Electronics.
« La DDR5 est prête à améliorer les performances informatiques en appliquant diverses fonctionnalités pour surmonter le défi de la mise à l'échelle technologique future et améliorer les performances par rapport à la DDR4. Sur cette base, la DDR5 conduira l'évolution de l'ère centrée sur les données, et jouera un rôle central dans la 4e révolution industrielle », a déclaré Uksong Kang, responsable de la planification des produits DRAM chez SK Hynix, l'un des membres du JEDEC. « SK Hynix ouvre un nouveau secteur sur le marché grâce au développement de la première DDR5 de l'industrie qui répond aux normes du JEDEC. Nous travaillons avec de nombreux partenaires pour vérifier l'écosystème DDR5 par le développement de puces et de modules de test depuis 2018, et nous faisons de notre mieux pour garantir des niveaux de production de masse au cours du second semestre de cette année ».
La DDR6 est déjà au stade de développement
SK Hynix déclare avoir déjà planché sur la DDR6 et estime qu'elle sera disponible d'ici 5 à 6 ans. Celle-ci sera évidemment deux fois plus performante que sa prédécesseure et sera notamment destinée aux véhicules autonomes ayant besoin d'une bande passante conséquente.
Source : JEDEC
Et vous ?
Qu'en pensez-vous ?
Voir aussi :
Répondre avec citation
Envoyé par Axel Lecomte
, c'est + du multithreading.
qui bloque le contrôleur mémoire depuis les premiers i3/ i5/ i7 (Nehalem), et depuis 2017 on est au maximum à 2666 MHz (2933 MHz avec 1 chipset/ CPU overclockable si j'ai bien compris) ... alors du côté de Ryzen on est + à 4.2 GHz (au + 3600 MHz en 1:1)
... sans parler de la gestion de la mémoire cache (inclusif, exclusif)
- c'est tout sauf 1 "bon design d'avenir".
Partager