IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Index du forum

Recherche:

Type: Messages; Utilisateur: mith06

Page 1 sur 14 1 2 3 4

Recherche: Recherche effectuée en 0,04 secondes.

  1. La vérité c'est qu'on est tous jaloux (moi y...

    La vérité c'est qu'on est tous jaloux (moi y compris) de ceux qui ont acheté/miné du Bitcoin avant 2013, et qu'ils n'ont toujours pas tout vendu.
  2. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    745

    D'abord catapult C, ensuite vivado HLS maintenant...

    D'abord catapult C, ensuite vivado HLS maintenant Vitis.
    :lol:

    Essayez donc de faire une interface avec un ADC ou un DAC avec ces outils...
  3. D’après le présent américain lui-même, les...

    D’après le présent américain lui-même, les cryptomonaies n'ont pas de valeur et sont basées sur du vent. Donc tout achat de crypto devrait être considérée par administration fiscale américaine comme...
  4. Ils ont cas faire une loi qui interdit les...

    Ils ont cas faire une loi qui interdit les Bugs....
    Comme ça il n' y en aura plus.
  5. Votes reçus
    +3 -0
    Réponses
    43
    Affichages
    5 448

    330 ème declaration de mort du bitcoin. Oui Oui,...

    330 ème declaration de mort du bitcoin.
    Oui Oui, il y a des gens qui comptent se genre de chose : https://99bitcoins.com/bitcoinobituaries/

    En attendant 1 BTC vaut toujours plus de 1000€
  6. Votes reçus
    +1 -0
    Réponses
    6
    Affichages
    533

    taille du buffer fixe : = ceil(2e-3*48e3) = 96...

    taille du buffer fixe : = ceil(2e-3*48e3) = 96 échantillons
    deux index (lectures et écriture) du buffer intialisés à zero.
    incrémenter l'index associé de 1 (modulo taille du buffer) à chaque...
  7. Votes reçus
    +0 -0
    Réponses
    6
    Affichages
    559

    J'attend avec impatience l’authentification par...

    J'attend avec impatience l’authentification par analyse de la flore intestinale!!!
    Je suis sure que elle aussi elle est unique à chaque personne.
  8. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    768

    Processeurs Xeon embarquant un FPGA Çà c'est une...

    Processeurs Xeon embarquant un FPGA
    Çà c'est une super solution!!! maintenant il reste à trouver le problème.
  9. Votes reçus
    +1 -0
    Réponses
    6
    Affichages
    636

    A quand l'authentification par analyse de la...

    A quand l'authentification par analyse de la flore intestinale?
  10. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    1 235

    Bonjour, Je n'ai pas d’expérience dans...

    Bonjour,

    Je n'ai pas d’expérience dans l’implémentation des arbres dans un FPGA.
    Mais a vue de nez cela ne va pas être évident puisque dans un FPGA on n'accède pas aussi facilement à la mémoire...
  11. Votes reçus
    +0 -0
    Réponses
    1
    Affichages
    752

    oui voir ici: ...

    oui voir ici:

    http://quartushelp.altera.com/15.0/mergedProjects/hdl/vhdl/vhdl_file_dir_ram.htm

    J’espère que c'est ça que tu cherche.

    @+
  12. Votes reçus
    +1 -0
    Réponses
    1
    Affichages
    877

    Ca va dépendre de la latence de ta mémoire... 0,...

    Ca va dépendre de la latence de ta mémoire... 0, 1, ou 2 cycle...

    @+
  13. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    849

    oui c'est possible: C

    oui c'est possible:

    C <= A + to_integer(signed(B));
    C <= A + to_integer(unsigned(B));


    Attention on fait l'hypothèse ici que:
    si B est signé alors il a une taille inférieur ou égal à 32...
  14. Votes reçus
    +0 -0
    Réponses
    1
    Affichages
    758

    Bonjour, C'est juste un bug d'affichage de ISE....

    Bonjour,
    C'est juste un bug d'affichage de ISE. Ton code est juste.
    Par contre tu devrais pourvoir le simuler...

    @+
  15. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    1 439

    Bonjour, Comme indiqué dans le message...

    Bonjour,

    Comme indiqué dans le message d'erreur, dans l'entité emapping tu utilise un objet appelé compteurT sans le déclarer.
  16. Votes reçus
    +0 -0
    Réponses
    3
    Affichages
    2 319

    Voici les warnings qui puent plus que les autres...

    Voici les warnings qui puent plus que les autres :



    En espérant aider
    @+
  17. Votes reçus
    +0 -0
    Réponses
    3
    Affichages
    2 319

    Un avantage des outils de synthese FPGA c'est...

    Un avantage des outils de synthese FPGA c'est qu'ils génèrent beaucoup de warning.
    On peut donc voir tous les points suspicieux du design.

    Un désavantage des outils de synthese FPGA c'est qu'ils...
  18. Discussion: Copier un bit

    par mith06
    Votes reçus
    +0 -0
    Réponses
    1
    Affichages
    691

    process(clk) begin if(rising_edge(clk))then...

    process(clk)
    begin
    if(rising_edge(clk))then
    if(n(31) = '1') then
    i_data <= (others => '1');
    else
    i_data <= (others => '0');
    end if;
    end...
  19. Votes reçus
    +0 -0
    Réponses
    2
    Affichages
    700

    Bonjour, J'ai fait ce genre de manip avec une...

    Bonjour,

    J'ai fait ce genre de manip avec une autre carte, autre distrib et autre environnement de compil (ptxdist).

    Dans mon cas il fallait créer des patchs à partir de tes modifs de source....
  20. Discussion: Utilisation d'un ADC

    par mith06
    Votes reçus
    +2 -0
    Réponses
    6
    Affichages
    1 435

    Oui généralement on évite, en tout cas cela...

    Oui généralement on évite, en tout cas cela aurait tendance à montrer que tu ne maîtrise pas ton sujet.


    Oui le deuxième.


    Le premier JAMAIS!!!!:massacre:
    Les FPGA permettent de générer de...
  21. Votes reçus
    +2 -0
    Réponses
    2
    Affichages
    710

    google package VHDL

    google package VHDL
  22. Discussion: Utilisation d'un ADC

    par mith06
    Votes reçus
    +1 -0
    Réponses
    6
    Affichages
    1 435

    Bonjour, Bravo pour ce post bien détaillé! ...

    Bonjour,

    Bravo pour ce post bien détaillé!

    Voila comment je ferais.

    Utilise la PLL pour générer un 80 Mhz à partir du 50Mhz.

    Utilise ce 80 Mhz pour faire tourner une machine d'état.
    Pars...
  23. Votes reçus
    +0 -0
    Réponses
    1
    Affichages
    1 216

    Bonjour, En VHDL il est impossible de lire un...

    Bonjour,

    En VHDL il est impossible de lire un signal ou une variable déclaré out.
    Voila comment je ferais:
    Le re-bouclage de l'entrée sur la sortie est intégré dans l'entité. Donc le nom de...
  24. Discussion: Correcteur PID VHDL

    par mith06
    Votes reçus
    +0 -0
    Réponses
    4
    Affichages
    2 230

    Bonjour, Ça marche c'est bien!!!bravo!!;) ...

    Bonjour,

    Ça marche c'est bien!!!bravo!!;)

    Maintenant cela ne respecte pas tout à fait les règles de l'art...



    horloge_2 : process(horloge_50Mhz) -- compteur pour l'integrateur et le...
  25. Votes reçus
    +2 -0
    Réponses
    16
    Affichages
    2 268

    Je ne trouve pas çà très malin... Si tu dois...

    Je ne trouve pas çà très malin... Si tu dois modifier ton objet mère, tu dois faire la même modif sur tous les objet qui en hérite...

    Je préfère comme ca:


    #include <stdio.h>
    #include...
Affichage des résultats 1 à 25 sur 335
Page 1 sur 14 1 2 3 4