ARM annonce son architecture Neoverse
ARM est l’architecture la plus utilisée pour les processeurs utilisés dans les téléphones portables, l’Internet des objets et l’embarqué en général. Malgré sa prédominance, ARM (la société derrière l’architecture ARM) cherche de nouveaux domaines de croissance. De plus en plus de serveurs de calcul utilisant cette architecture, la nouvelle cible est toute trouvée : l’infrastructure.
Jusqu’à présent, ARM concevait les processeurs Cortex ; Neoverse viendra s’ajouter comme gamme supplémentaire, avec des variations spécifiques aux nouveaux domaines visés, des centres informatiques aux serveurs présents en bordure de réseau. ARM vise ainsi tant des serveurs que des routeurs, tant des stations de base des réseaux cellulaires que des commutateurs pour les réseaux des centres informatiques.
En effet, le besoin en performance est plus grand dans ces domaines que sur téléphone portable, avec des contraintes de consommation énergétique moindres (il ne faudra plus garantir une grande autonomie sur batterie). L’objectif est de présenter des processeurs avec des gains de performance de l’ordre de trente pour cent par an, en utilisant les derniers processus de fabrication — sur les Cortex, ARM vise vingt à vingt-cinq pour cent.
Les noms de code circulaient depuis quelque temps, les voici confirmés : les dieux grecs sont à l’honneur, avec Ares, Zeus et Poseidon — équivalents, du côté Cortex, à Deimos et Hercules (pas de nom annoncé pour 2021).
Les différences entre Cortex et Neoverse sont multiples. Notamment, les extensions SVE seront d’abord disponibles pour Neoverse, afin d’effectuer la même opération sur plusieurs données à la fois (SIMD). Plus étonnant, ARM envisagerait une forme de SMT : un même cœur pourrait exécuter plusieurs fils d’exécution, en profitant des parties non utilisées par le premier fil d’exécution.
Les processeurs Neoverse seront prévus pour une large gamme de possibilités : de quatre à deux cent cinquante-six cœurs, un cache qui varie entre rien du tout et cent vingt-huit mégaoctets par processeur, une bande passante en mémoire entre vingt gigaoctets par seconde et un téraoctet par seconde, entre un et huit canaux DDR, entre zéro et huit puces de mémoire HBM. Il sera aussi possible d’ajouter des accélérateurs, par exemple pour l’apprentissage profond, pour la cryptographie, la compression ou encore l’inspection de paquets.
Source et images : Arm Announces Neoverse Infrastructure IP Branding & Future Roadmap.
