Les travaux sur la mémoire DDR5 ont débuté
La mémoire vive (RAM) est l’un des composants principaux d’un ordinateur. Toute information y transite avant et après son traitement par le processeur. Actuellement, cette mémoire est un problème pour la vitesse de certains traitements, notamment dans le cadre des mégadonnées : les calculs ne sont pas limités par le processeur, mais bien sa capacité à récupérer l’information nécessaire pour le calcul en cours (elle arrive trop lentement). La prochaine génération de mémoire vive devra donc transférer des données plus rapidement (ce qui est caractérisé par la bande passante), mais aussi être disponible en plus grande quantité pour un même serveur et une même consommation d’énergie (quand la mémoire est saturée, des supports plus lents comme les SSD et disques durs doivent être utilisés).
La mémoire est organisée sous la forme de puces, souvent assemblées pour former des barrettes : ainsi, une barrette de mémoire aura une capacité largement supérieure à celle des puces, mais aussi une bande passante plus élevée (elle est sommée entre toutes les puces). La communication avec ces puces doit se faire selon un protocole défini, comme DDR3 et DDR4. Ce protocole définit notamment la fréquence d’horloge pour les communications, ce qui a un impact direct sur la bande passante. La norme DDR4 a été finalisée en 2012, tandis que les premières barrettes sont arrivées en 2015, le temps que les processeurs se mettent à jour pour la révision.
JEDEC est l’organisation en charge de la normalisation de ces protocoles. Elle a récemment annoncé avoir débuté le développement de la norme DDR5, un développement qui “progresse à très grande vitesse”, selon le communiqué de presse. Les gains attendus sont de l’ordre d’une bande passante doublée (chaque seconde, les puces de mémoire pourront envoyer deux fois plus d’informations au processeur : jusque trois gigabits par seconde par puce) et d’un doublement de la densité (la quantité de mémoire que chaque puce peut contenir : avec DDR4, on parle de quatre à seize gigaoctets par puce). La consommation d’énergie baissera aussi significativement.
Peu d’informations techniques sont disponibles pour le moment. Tout au plus sait-on que la norme devrait arriver l’année prochaine, avec une mise sur le marché à l’horizon 2020. Les détails devraient arriver à la mi-juin, lors du JEDEC Server Forum.
Sources : What’s the Difference Between DDR3 and DDR4 RAM?, Preview both at JEDEC’s Server Forum in June 2017.
