Discussion :

[paterson]

Bonjour ,

Connaissez vous un générateur de doc comme le fait doxygen pour le VHDL?

L'objectif est d'avoir des schéma avec les différents blocs pour savoir quels sont les entrées / sortie du système et comment tout est interconnecté.

Voici un exemple de ce que j'aimerais trouver ( j'ai fait ceci sur powerPoint ) , l'objectif est de bien voir les entrées / sortie de chaque blocs en 2 secondes . Un process, peut être représenté de la même manière ( Entrées / sortie ) / pour les machines d'état , c'est différent .



Merci d'avance pour votre aide