Discussion :

[Artemus24]

Salut jackk.

Je suis informaticien et non électronicien.

Ce ne sont pas des questions d'électroniques, mais plutôt physique sur le comportement de l'électron, voire physique quantique que j'aurai aimé connaitre.
Mais comme je le dis, c'est en dehors de l'intérêt général de ce forum et cela ne doit pas intéressé grand monde.

Cela ne m'empêche pas de faire mumuse avec quelques composants électroniques dans un cadre plutôt programmation système.
J'apprends à faire des pilotes (drivers) pour gérer des afficheurs leds, des digits à sep segments, des capteurs de températures, de pressions, des relais, ...

Ma dernière question concerne les transistor, et plus particulièrement les montages pour créer des portes logiques à partir d'un PNP ou d'un NPN.

J'attends vos exemples afin que je puisse les reproduire avec des leds.

@+

[jackk]

Ca n'a pas rapport avec ce qui précède si je comprends bien '(il me semble qu'il était question d'antirebond).

Tu cherches donc des informations permettant d'interfacer des leds à l'aide de transistors, c'est bien çà?

[Artemus24]

Salut Jackk.

Ca n'a pas rapport avec ce qui précède si je comprends bien '(il me semble qu'il était question d'antirebond).

Tout dépend de combien de messages tu remontes.

L'antirebond était la question précédente.

Tu cherches donc des informations permettant d'interfacer des leds à l'aide de transistors, c'est bien çà?

Non.

Ma nouvelle question est le message #96 et date du "05/04/2021, 15h54".
Elle concerne les transistors, et en particulier : Comment créer des portes logiques à partir des transistors ?

@+

[jackk]

Désolé, c'est de ma faute si la discussion a divergé.

Petite remarque préalable: il faut savoir que les électroniciens aiment bien travailler aussi en logique négative (le 0 est l'état actif) pour des questions de réalisation technique.
Selon la logique utilisée, un ET peut donc se transformer en OU (cf De Morgan)

Je vais cependant prendre le cas concret simple d'une led devant s'allumer si une parmi 2 GPIO au moins est à l'état haut. A priori on peut dire qu'il s'agit d'un OU. En voici le schéma:

Si GPIOA OU GPIOB est au niveau haut, la base pourra être alimentée et Q1 pourra conduire, ce qui allumera la LED.
Si aucune GPIO n'est à '1', la LED sera éteinte.

Après, en logique négative, si le '0' ou une led éteinte représentent l'état actif, pour éteindre la LED, il faudra que GPIOA ET GPIOB soient actifs (et donc à '0').
Côté GPIO, c'est super simple à gérer vu que c'est le programme qui contrôle leur état et il suffit d'inverser leur état.
Côté LED, si c'est vraiment gênant de considérer l'état actif comme étant l'état éteint de la LED, on peut faire suivre Q1 d'un second transistor inversant l'état du premier.

Pour terminer, les diodes sont indispensables et évitent qu'une GPIO débite dans l'autre au cas où les états seraient opposés. Aucune résistance ne limitant alors le courant, ça serait la mort d'une ou des 2 sorties.

[Artemus24]

Salut Jackk.

Désolé, c'est de ma faute si la discussion a divergé.

Il n'y a aucun problème.

Merci pour ce premier exemple d'une porte logique, mais je recherche un montage où il n'y a que des transistors.
Hormis, bien sûr les leds et les résistances associées à ces leds.

Mais avant de commencer sur ce sujet, il aurait été bon de me parler des transistors MOS puisque ce sont eux qui entrent dans la conception des ordinateurs.
Si je comprends bien un transistor CMOS est l'association d'un transistor pmos et d'un transistor nmos.



Ce qui donne ce schéma pour pour délivrer en sortie un 1 ou un 0.



Nous avons donc une bêbete à quatre pattes, avec une entrée, une sortie, un Vcc et un GND.
A partir de là, je suppose que nous avons une matrice ou à chaque intersection se trouve un transistor CMOS.

Est-ce que j'ai bien compris ?

@+

[jackk]

Merci pour ce premier exemple d'une porte logique, mais je recherche un montage où il n'y a que des transistors.

En quoi les diodes sont-elles gênantes? Tu peux toujours les remplacer par des transistors en n'utilisant que la jonction base/émetteur mais je n'en vois pas l'intérêt.
Si tu veux faire des portes logiques à plusieurs entrées telles qu'elles sont réalisées dans un circuit intégré, ça va être compliqué puisqu'elles reposent sur des transistors multi émetteurs en logique TTL par exemple, composants qui n'existent pas trop sous forme discrète à ma connaissance. En CMOS c'est plus jouable: il suffit de trouver la doc d'une fonction, le schéma interne étant souvent présent.

Mais avant de commencer sur ce sujet, il aurait été bon de me parler des transistors MOS puisque ce sont eux qui entrent dans la conception des ordinateurs.

J'y avais bien pensé, mais j'en étais resté aux bipolaires vu les transistors que tu avais achetés.

Si je comprends bien un transistor CMOS est l'association d'un transistor pmos et d'un transistor nmos.

CMOS est une technologie qui associe en effet 2 MOS Complémentaires, mais ce n'est pas un transistor.

Nous avons donc une bêbete à quatre pattes, avec une entrée, une sortie, un Vcc et un GND.

Fonctionnellement oui, mais ça n'existe pas à l'unité sous forme intégrée. Cette structure est celle formant la sortie des portes CMOS. Un exemple de sextuple inverseur et non inverseur: CD4049 et 4050

Sur le fond, je ne comprends pas trop l'intérêt de réaliser des fonctions logiques à l'aide de transistors. Il est préférable d'utiliser des composants intégrés. Les fabricants proposent également des familles tiny n'intégrant qu'une seule fonction logique, mais pas facile d'en trouver en version traversante pour des proto sur breadboard.

Il est souvent possible de réaliser la fonction en software en l'intégrant dans le programme.

[Vincent PETIT]

Bonjour,
La porte OU de jackk est mieux optimisé en terme de composant mais si tu souhaites faire un OU avec 2 transistors, tu peux faire quelque chose dans le genre.

[Artemus24]

Salut à tous.

CMOS est une technologie qui associe en effet 2 MOS Complémentaires, mais ce n'est pas un transistor.

J'aurai dû dire un circuit cmos. Désolé pour mon imprécision.

Sur le fond, je ne comprends pas trop l'intérêt de réaliser des fonctions logiques à l'aide de transistors.

L'intérêt est personnel et n'a aucune application dans le monde de l'électronique.
C'est juste pour comprendre et faire mumuse sur un breadboard et c'est tout.

Il est souvent possible de réaliser la fonction en software en l'intégrant dans le programme.

C'est bien un exercice électronique et non informatique.

Si je reprends le circuit cmos de mon dernier message, il est composé d'un pmos et d'un nmos.
A mon niveau, je peux faire pareil avec un transistor NPN et un autre PNP.
Le résultat de ce montage, qui est un circuit cmos des plus basiques, est en fait un inverseur ou encore une porte logique NOT.
Ca me plait bien comme montage.

La porte OU de jackk est mieux optimisé en terme de composant

Hormis la led et la résistance de la led, pour moi, c'est pareil.

Jackk : deux diodes, une résistance et un transistor NPN.
Vincent Petit : deux résistances et deux transistors NPN.

Ca fait bien quatre composants, non ?

En quoi les diodes sont-elles gênantes? Tu peux toujours les remplacer par des transistors en n'utilisant que la jonction base/émetteur mais je n'en vois pas l'intérêt.

C'est un exercice de compréhension, qui n'a certainement aucun intérêt pour un électronicien chevronné comme toi.

Je cherche juste à trouver pour chaque porte logique, un montage composé de transistors (et de résistances) et c'est tout.
Le montage de Vincent Petit me plait bien. Chaque entrée sera la base d'un transistor.

Si la porte logique OR est composée de deux transistors montés en parallèle, alors la porte logique AND sera composée de deux transistors montés en série. L'émetteur de l'un sera relié au collecteur de l'autre. Est-ce un bon ?

Y-a-t-il un quelconque inconvénient dans ces deux montages ?

Et si maintenant, je généralise une porte OR à plusieurs entrées, voire une porte AND à plusieurs entrées, qu'est-ce qui pose problème ?

@+

[Guesset]

Bonjour,

Le montage de Vincent (comme le précédent) sont des ou logiques dans le sens où la led s'allume si l'une des entrées est à 1 (5 Volts par exemple).

Mais la led ne s'allume que si la sortie du montage à transistor est à 0 V (ou s'en approche). Et réciproquement elle est éteinte quand la sortie est à 1 (5 volts). Son état est donc l'inverse de l'état de sortie. Ainsi la Led n'est alors qu'un témoin d'une porte logique qui vaut 0 quand l'une de ses entrées est à 1 c'est à dire une porte nor : s =not(_e1 or e₂) ou, par exemple en c, s = ! (e₁ || e₂);

En fait c'est un montage à collecteur ouvert. La plupart des portes étaient dotées d'un étage de sortie mais certaines, afin qu'elles puissent piloter des charges ou accepter des conflits de bus (plusieurs sorties sur un même fil) étaient en CO.

Cet exemple illustre qu'il était plus facile (moins de composants) de faire des portes inverseuses que non inverseuses.

Salutations

[jackk]

L'intérêt est personnel et n'a aucune application dans le monde de l'électronique.
C'est juste pour comprendre et faire mumuse sur un breadboard et c'est tout.

D'accord, c'est pour le fun.
Si tu veux des schémas de portes logiques, tu cherches la fonction voulue dans la série CD4000 (ça ne me rajeunit pas) et tu en télécharges la doc comme celle que je t'ai donnée dans mon message précédent pour l'inverseur/non inverseur.

Un autre exemple de OU à 2, 3 ou 4 entrées.

[Artemus24]

Salut à tous.

Je suppose que les portes NOR et NAND sont construits en utilisant les transistors PNP.
Pour le NOR, c'est le même montage que le AND.
Pour le NAND, c'est le même montage que le OR.
Il va falloir que je teste cela.

Si j'utilise la porte logique IMPLIQUE (non p et q), comment se fait le montage ?
Il y a celui en réutilisant ce que nous venons de voir pour le NOT, le OR et le AND.
Mais n'y-a-t-il pas plus simple ?

@+

[jackk]

Salut à tous.

Je suppose que les portes NOR et NAND sont construits en utilisant les transistors PNP.

NPN et PNP sont utilisés dans les technologies utilisant des transistors bipolaires, la plus connue étant la TTL

Avec la logique CMOS, on utilise des MOS Canal N et canal P comme tu peux le voir sur les docs dont j'ai fourni le lien.

Pour le NOR, c'est le même montage que le AND.
Pour le NAND, c'est le même montage que le OR.

Qu'est-ce qui te fait dire çà?

NOR et NAND sont des opérateurs dits universels car on peut réaliser n'importe quelle fonction logique avec un seul de ces 2 opérateurs. Cependant, s'il peut être intéressant de passer du OR au NOR et du AND au NAND à l'aide d'un seul inverseur en sortie, il est préférable d'avoir un schéma spécifique pour chacune des fonctions. Charge une doc des chacune des fonctions de base et regarde leur schéma interne.

Si j'utilise la porte logique IMPLIQUE (non p et q)

tu es sûr pour le ET? Ce n'est pas plutôt p => q <=> /p OU q avec / symbole de l'inversion logique.

Il y a celui en réutilisant ce que nous venons de voir pour le NOT, le OR et le AND.
Mais n'y-a-t-il pas plus simple ?

Je ne sais pas, mais ajouter un inverseur sur une entrée d'un opérateur OU n'ajoute que 2 transistors. Si l'entrée du OU était déjà constituée d'n inverseur, on pourrait envisager de le supprimer au lieu d'en ajouter un second, ce qui reviendrait au même.

@+

[Artemus24]

Salut Jack.

Qu'est-ce qui te fait dire ça ?

Je vais raisonner en faisant des tables de vérité.

1) Qu'est-ce qu'un NOR ?

En appliquant la loi de morgan, tu trouves :
--> A NOR B
--> NOT (A OR B)
--> (NOT A) AND (NOT B)

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
+---+---+---------+---------------------+--------------+
| A | B | A NOR B | (NOT A) AND (NOT B) | NOT (A OR B) |
+---+---+---------+---------------------+--------------+
| 0 | 0 |    1    |          1          |       1      |
| 0 | 1 |    0    |          0          |       0      |
| 1 | 0 |    0    |          0          |       0      |
| 1 | 1 |    0    |          0          |       0      |
+---+---+---------+---------------------+--------------+

Pour répondre à ta question, il suffit d'inverser les entrées et d'appliquer un AND afin d'obtenir un NOR.

2) Qu'est-ce qu'un NAND ?

En appliquant la loi de morgan, tu trouves :
--> A NAND B
--> NOT (A AND B)
--> (NOT A) OR (NOT B)

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
+---+---+----------+--------------------+---------------+
| A | B | A NAND B | (NOT A) OR (NOT B) | NOT (A AND B) |
+---+---+----------+--------------------+---------------+
| 0 | 0 |     1    |         1          |       1       |
| 0 | 1 |     1    |         1          |       1       |
| 1 | 0 |     1    |         1          |       1       |
| 1 | 1 |     0    |         0          |       0       |
+---+---+----------+--------------------+---------------+

Pour répondre à ta question, il suffit d'inverser les entrées et d'appliquer un OR afin d'obtenir un NAND.

tu es sûr pour le ET ?

Oups. Désolé. Il s'agit bien de NOT p OR q.

Je résume les différents montages :

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
9
10
11
+----------+-------------+------------+
|   Porte  | Transistors |   Montage  |
+----------+-------------+------------+
|   NOT    |  PNP + NPN  | Série      |
+----------+-------------+------------+
|    OR    |    2 * NPN  | Parallèle  |
|   AND    |    2 * NPN  | Série      |
|   NAND   |    2 * PNP  | Parallèle  |
|   NOR    |    2 * PNP  | Série      |
| IMPLIQUE |  PNP + NPN  | Série      |
+----------+-------------+------------+

Et pour XOR ? Je fais une table de vérité :

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
+---+---+---------+--------------------------+
| A | B | A XOR B | (NOT A AND B) OR (A AND NOT B) |
+---+---+---------+--------------------------------+
| 0 | 0 |    0    |               0                |
| 0 | 1 |    1    |               1                |
| 1 | 0 |    1    |               1                |
| 1 | 1 |    0    |               0                |
+---+---+---------+--------------------------------+

Dans le cas du XOR, c'est bien plus compliqué. Il me faut quatre transistors, deux PNP et deux NPN.
Et j'applique deux montages en série et l tout mis en parallèle.

C'est amusant de faire des portes logiques avec des transistors.

@+

[jackk]

Pour répondre à ta question, il suffit d'inverser les entrées et d'appliquer un AND afin d'obtenir un NOR.

Oui, tu fais allusion à De Morgan que je citais dans mon message #104. Mais du coup, Un AND n'est pas à strictement parler la même chose qu'un NOR

C'est amusant de faire des portes logiques avec des transistors.

Il va te falloir commander un bon lot de transistors MOS du coup. Sinon, tu as toujours la possibilité d'utiliser un simulateur en attendant.

Bonne manips.

[Artemus24]

Salut Jackk.

Mais du coup, Un AND n'est pas à strictement parler la même chose qu'un NOR

Tout dépend ce que tu entends par "la même chose" ?

Du point de vue de la fonctionnalité, le AND et le NOR ne donnent pas le même résultat.
Mais par contre, c'est exactement le même montage, sauf que ce ne sont pas les mêmes types de transistors.

@+

[jackk]

Je ne vois pas trop ce que tu veux dire. Montre-voir ces 2 montage pour qu'on parte sur du concret.

[Artemus24]

Salut Jackk.

Je pense que tu n'as pas compris. Ou alors mes explications sont obscures.
Que se soit le NOR ou le AND, un seul des résultats de la table logique produit un 1.

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
+---+---+---------+---------+
| A | B | A NOR B | A AND B |
+---+---+---------+---------+
| 0 | 0 |    1    |    0    |
| 0 | 1 |    0    |    0    |
| 1 | 0 |    0    |    0    |
| 1 | 1 |    0    |    1    |
+---+---+---------+---------+

A priori, les deux portes logiques sont construites sur la même base, à savoir un AND.

Sauf que dans le cas du NOR, les deux entrées sont inversées vis-à-vis du AND.
Ce qui me fait dire que si en entrée un "1" laisse passer le courant, tandis que le "0", non, alors j'ai bien un transistor NPN.
Inversement, si en entrée un "0" laisse passer le courant, tandis que le "1", non, alors j'ai bien un transistor PNP.

Ce qui donne pour le NOR, l'usage des deux transistors PNP.
Et pour le AND, l'usage des deux transistors NPN.

Hormis la différences des transistors, le montage est le même.
Je n'ai pas la possibilité de te donner un dessin correspondant à ce montage.
Je vais en faire le description.

A droite du montage, il y a une broche Vcc, disons 5Vcc.
De ce Vcc, tu la relies au premier transistor sur la broche collector.
Du premier transistor, tu relies ça broche émetteur au deuxième transistor, sur ça broche collector.
Et pour terminer, sur la la broche émetteur du deuxième transistor, tu places en série une résistance, une led disons rouge, qui sera relié à la masse.

Sur la partie gauche du schéma, tu mets deux broches, l'une en dessous de l'autre, en face des transistors.
Sur chaque broche, tu places une résistance qui sera relié respectivement à chaque base des transistors.

J'ai fait le test et j'obtiens bien le résultat attendu.
Je ne me suis pas trompé dans le montage que je viens de d'écrire.

@+

[wheel]

Il existait un logiciel appelé Livewire je ne sais pas s il est encore disponible vivement conseillé au débutants ayant plusieurs mode de visualisation dont un appelé "CurrentFlow" qui permet de voir la circulation du courant dans le circuit

[jackk]

Salut Jackk.

Je pense que tu n'as pas compris. Ou alors mes explications sont obscures.

Salut Artemus24.
Je pensais en effet à quelque chose de plus conventionnel, qui respecte les caractéristiques électriques des familles de composants logiques type TTL par exemple.

En fait, tu utilises ce qu'on appelle de la logique à contact, le contact étant constitué d'un transistor, un ET étant réalisé par 2 contacts en série. En suivant cette logique, plutôt que de changer de NPN à PNP, autant mettre les transistors NPN et parallèle comme le suggérait le schéma de Vincent.

Concernant ton schéma de AND, il serait également plus normal de placer résistance et LED dans le collecteur du NPN du haut plutôt que dans l'émetteur de celui du bas. Ca permettrait de pouvoir faire fonctionner les transistors en régime de saturation, entrainant une faible tension entre émetteur et collecteur, ce qui le rapproche du contact idéal.

[Artemus24]

Salut Jackk.

Je pensais en effet à quelque chose de plus conventionnel, qui respecte les caractéristiques électriques des familles de composants logiques type TTL par exemple.

Je ne suis pas électronicien mais informaticien.

J'ai donc dû déroger à quelques règles sacro-saintes que j'ignore de votre métier.
L'important était de reproduire d'une manière électronique, le fonctionnment de ces portes logiques.

Je suis preneur de toutes critiques tant que celles-ci sont constructives.

En fait, tu utilises ce qu'on appelle de la logique à contact, le contact étant constitué d'un transistor, un ET étant réalisé par 2 contacts en série.

J'ai à ma disposition quelques transistors PNP (BC327-25) et NPN (BC337-25) qui me conviennent parfaitemnt pour ce que je fais.

Je sais qu'un transistor NPN laisse passer le courant quant à la base, il est relié à la Vcc.
Inversement, un transistor PNP laisse passer le courant quand à la base, il est relié à la masse.

A partir d'un transistor PNP, je peux simplement construire une porte NOT.
Mais le but d'une porte NOT est d'avoir soit la Vcc soit la masse.

Je me suis inspiré du circuit CMOS, dont le plus simple est l'inverseur CMOS, composé de deux transistors, dont l'un est un N et l'autre est un P.
Voici le schéma de cet inverseur CMOS :



D'après ce que j'ai pu comprendre, le circuit CMOS est composé d'un transistor PNP et d'un transistor NPN qui sont montés en série.
Les broches des bases des deux transistors servent d'entrée pour la porte logique.
Pour la sortie, cela dépend du montage que tu désires faire.

Pour le cas de l'inverseur, c'est-à-dire la porte NOT, les deux entrées sont reliées.
Et la sortie est la partie commune entre la broche émetteur du premier transistor et la broche collecteur du second transistor.
La broche collecteur du premier transistor est relié à la Vcc.
La broche émetteur du deuxième transistor est relié à la masse.
J'ai fait le test et ça fonctionne parfaitement.

Sauf que ce montage fait exception aux autres montages du même genre.

En effet, pour une porte avec deux entrées, elles sont non communes.
Et la sortie, cette fois-ci se trouve sur la broche collecteur du premier transistor (c'est la led), comme dans le cas du schéma de Vincent Petit.

Je me sers de deux montages de bases qui sont :
--> les transistors en série.
--> les transistors en parallèle.

Pour l'instant, je ne fait que des portes avec seulement deux entrées et une sortie.

En suivant cette logique, plutôt que de changer de NPN à PNP, autant mettre les transistors NPN et parallèle comme le suggérait le schéma de Vincent.

Le schéma de Vincent Petit est une porte OR et correspond aux types de montage que je recherche.

Mettre un transistor NPN ou PNP sert à rendre normal ou à inverser l'entrée du montage.
Le schéma de Vincent Petit se traduit par : A OR B, si j'utilise deux transistor NPN.
Mais si j'écris cette fois-ci (NOT A) OR B, l'entrée A aura un transistor PNP, tandis que l'entrée B aura un transistor NPN.

Concernant ton schéma de AND, il serait également plus normal de placer résistance et LED dans le collecteur du NPN du haut plutôt que dans l'émetteur de celui du bas.

Tu as entièrement raison.

Ca permettrait de pouvoir faire fonctionner les transistors en régime de saturation, entrainant une faible tension entre émetteur et collecteur, ce qui le rapproche du contact idéal.

Tout à fait !

@+