Sauf que c'est pour le Intel P4 , P6 et AMD K7 , en gros c'est obsolètes
Si ces procs fait autant de cycles ,c'est surtout que ce genre de processeur avait une pipeline extrêmement grande (pour atteindre des fréquence élevé notamment) ,du coup a chaque pipeline stall tu te bouffer une trentaines de cycles (même pour une simple addition).
D'ailleurs je prendrais des pincettes sur les chiffres mis sur ce pdf , ça me semble assez fantaisiste.
De nos jours les divisions peuvent atteindre que quelque cycle (voir 1 cycle sur les flottants en utilisant les instructions SSE), la solution d'intel et amd est de multiplier énormément d'ALU (facilement plus de 6) donc la pipeline peut continuer sans se bloquer.
Il faut savoir que théoriquement de nos jours tout peux s’exécuter sur un cycle , voir même plusieurs instruction par cycle.
J'ai fait des test sur des proco modernes (années 2010 et plus) , sur les dernier procs Intel/ryzen ça tourne à 4 IPC , et ça même pour des calculs lourd (comme la multiplications de matrice ou la transformation perspective donc multiplication+division).
Par contre ce que je trouve stupide sur la doc c'est qu'il est bel et bien impossible de prédire la vitesse d'une instruction , cela dépend de l'état de la pipeline et pas des instructions en elle même (le proc ne bloque jamais la pipeline sauf en cas de besoin ).
Partager