Discussion :

[dourouc05]

Western Digital est un fabricant bien connu notamment de disques durs. Pour leur opération, ces systèmes devenus très complexes nécessitent des microcontrôleurs évolués : l'époque où il fallait parquer soi-même les têtes du disque dur avant un déplacement est définitivement révolue… Pour ce faire, Western Digital reposait jusqu'il y a peu sur une foule d'architectures, notamment pour des raisons historiques (la technologie utilisée par les entreprises rachetées était gardée pour la suite du cycle de vie de la gamme) : ARM, MIPS ou encore ARC. L'année dernière, le fabricant a lancé un pavé dans la marre en annonçant qu'il se lançait dans la conception d'un processeur basé sur l'architecture RISC-V, qui fait beaucoup parler d'elle pour le moment de par son côté totalement ouvert. Grâce à ces nouveaux contrôleurs, Western Digital espère continuer à innover dans son domaine, les données.

Ce processeur ne fait pas dans le dernier cri à tout point de vue : l'objectif n'est pas de copier ce qui se fait dans le monde x86 ou ARM, mais d'avoir un produit adapté aux applications prévues (Internet des objets, contrôleurs de mémoire flash ou de disques durs). Ainsi, SweVR est un cœur trente-deux bits qui exécute les instructions dans l'ordre (contrairement à la majorité des processeurs à haute performance actuels, comme presque tous les cœurs x86 ou ARM : le processeur peut commencer à exécuter certaines instructions, par exemple pour récupérer des données, avant leur position dans le programme). La conception actuelle utilise un processus de fabrication à vingt-huit nanomètres et peut atteindre une fréquence de 1,8 GHz.

Il pourrait entrer en concurrence avec les ARM Cortex A15, des cœurs ARM à très faible consommation ; la différence principale est que, à fréquence égale, SweVR effectue plus de calculs par unité de temps. Plus précisément, Western Digital annonce un ratio de 4,9 points CoreMark par mégahertz, un peu plus qu'un Cortex A15 (4,72), mais avec une conception bien plus siple ; le processeur n'est pas si loin des processeurs x86 de précédente génération (comme les Ivy Bridge d'Intel, fabriqués dès 2012 sur un processus légèrement plus performants : ils atteignent 4,6 points par mégahertz). Il faut cependant remarquer que les performances de la concurrence ne sont pas estimées avec les compilateurs les plus à jour, par exemple, ais aussi que ceux de SweVR sont obtenus par simulation (et probablement sans trop d'optimisations, vu que le projet n'est pas si vieux ni mature).

Dans la lignée de l'architecture RISC-V, Western Digital envisage de proposer son cœur SweRV sous licence libre début 2019, afin d'inciter d'autres à utiliser cette architecture. Pour le moment, on dispose d'un simulateur (sous licence GPL 3), ISS, qui permet déjà de tester des logiciels sur cette architecture sans forcément avoir un processeur sous la main. Cette étape est essentielle pour créer un environnement de développement dans un premier temps.

Source et images : Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative.

[Steinvikel]

Si le processeur des HDD de WD devient réellement du matos sous licence libre (laquelle ?), en sera-t-il de même pour la majorité de la documentation technique de la carte de gestion du disque dur ?
Quoi qu'il en soit, si cela devient effectif (processeur Risc-V sous licence libre), je ne peux que saluer cette initiative par un acteur du marché aussi important.

[dourouc05]

Western Digital est dans un processus de transition de l'architecture de ses microprocesseurs, pour ne plus utiliser que des processeurs de sa propre conception, basés sur l'architecture RISC-V. L'entreprise avait d'ailleurs annoncé qu'elle libérerait la conception de ses cœurs de calcul, nommés SweRV — c'est maintenant chose faite, sous licence Apache 2.0 pour être précis.

Les fichiers disponibles sont écrits en Verilog, un langage de description de processeurs de haut niveau (aussi utilisé pour programmer des FPGA, par exemple). Par contre, Western Digital n'a pas libéré la réalisation physique d'un cœur SweRV (le positionnement des transistors sur une galette de silicium). La licence choisie est très permissive, ce qui permet à n'importe qui de réutiliser cette conception de base, même dans un projet non libre (à condition de ne pas utiliser la marque Western Digital et de bien attribuer l'origine du code).

[dourouc05]

RISC-V est une microarchitecture libre qui a le vent en poupe. À part SiFive, Western Digital est la seule société à proposer des cœurs RISC-V — et la seule, tout court, à le faire gratuitement, sous licence libre. D'ailleurs, Western Digital vient de proposer deux nouveaux cœurs de calcul à destination des microcontrôleurs, dans sa gamme SweRV : les Core EH2 et Core EL2.

Le modèle EH2 exécute les instructions reçues dans l'ordre et a une largeur de bus de trente-deux bits. Il est prévu pour des contrôleurs SSD, tout comme son prédécesseur, le EH1, mais avec une taille réduite, grâce à un processus de gravure amélioré en seize nanomètres (à peine 0,067 mm², par rapport au 0,11 mm² du EH1, gravé en vingt-huit nanomètres). Le EH2 peut exécuter deux fils d'exécution simultanément. Son pipeline est constitué de neuf étages. En ce qui concerne la performance, il peut atteindre 6,3 points au test CoreMark par mégahertz, selon les simulations internes de Western Digital (par rapport à 4,9 points par mégahertz pour la génération précédente).

Le EL2 vise un autre compromis : quand le EH2 vise des microcontrôleurs à haute performance, le EL2 est prévu pour occuper le moins de place possible. Ce cœur est surtout prévu pour remplacer les composants logiques simples et les machines à état. Il fonctionne aussi en trente-deux bits et son pipeline est constitué d'à peine quatre étages. En comparaison, il occupe à peu près le tiers de la place d'un cœur EH2, mais atteint à peine 3,6 points CoreMark par mégahertz.

Ces cœurs seront utilisés dans des produits Western Digital dans le futur proche, mais la firme n'a pas souhaité donner plus de détails.

Source : Western Digital.