La SD Association publie la norme SD 7.0 qui annonce l'arrivée des cartes SD Express de 128 To de mémoire
La SDA pourrait dévoiler la norme SD 7.0 pour les futures cartes mémoires lors du MWC 2018
Le protocole PCIe pourrait à l’avenir remplacer le bus UHS
La SD Association (SDA) est l’organisme en charge de l’élaboration des standards intéressant les périphériques de stockage de type carte mémoire Secure Digital (SD) ou carte SD. Elle aurait prévu d’annoncer officiellement la nouvelle norme Secure Digital 7.0 avant la fin de ce mois, probablement lors du MWC (Mobile World Congress) qui se tiendra cette année à Shanghai du 26 juin au 28 juin.
Pour rappel, la mémoire flash commercialisée sous le format SD a vu le jour en 2000 grâce aux efforts concertés des entreprises technologiques Panasonic, SanDisk et Toshiba. Ce type de mémoire et ses dérivés (microSD, miniSD…) sont aujourd’hui associés à une très grande variété d’équipements (GPS automobiles, appareils photo numériques, tablettes, haut-parleurs, systèmes embarqués, smartphones, etc.) et sont essentiellement utilisés comme stockage amovible.
Signalons également que l’architecture des cartes SD est basée sur des circuits de mémoires flash de type NAND SLC (Single Layer Cell) pour la conception de cartes mémoires SD haute performance ou NAND MLC (Multi Layer Cell) pour la conception de cartes mémoires SD haute capacité. Tous ces dispositifs de stockage prennent en charge le chiffrement et intègrent un mécanisme de protection des droits d’auteur via le standard Secure Digital Music Initiative (SDMI).
La norme SD 7.0 devrait permettre l’introduction du protocole PCI express (PCIe), un standard développé par Intel et introduit en 2004 qui spécifie un bus local série et un connecteur pour les périphériques d’extension, pour les cartes SD en lieu et place des bus (UHS I, II ou III) actuellement exploités. Cette nouvelle norme promet d’augmenter de manière significative les performances des futures cartes mémoires SD.
La norme SD d’origine, parfois appelé SDSC (SC pour Standard Capacity), définissait deux versions de cartes (SD 1.01 et SD 1.1) fonctionnant sur quatre bits. La première offrait un débit maximum de 12,5 Mo/s, contre 25 Mo/s pour la seconde. Même si la capacité maximale théorique de ces cartes SD était fixée à 4 Go, la SDA avait recommandé de les brider à 2 Go. Cette limitation officielle était due aux contraintes imposées par le système de fichier exploité à ce moment-là : le FAT16.
La norme SD 2.0 a fait son apparition en 2006 avec les cartes SDHC (HC pour High Capacity). Elle se basait sur la même interface que ses prédécesseurs avec un débit maximum de 25 Mo/s. Toutefois, la façon d’adresser les données était différente, ce qui permettait de concevoir des cartes disposant de capacités plus grandes (jusqu’à 32 Go). La norme 2.0 préconisait l’utilisation du système de fichier FAT32 pour les cartes SDHC.
Trois années plus tard, la SDA a introduit la norme SD 3.01 qui a permis le lancement des cartes SDXC (XC pour eXtended Capacity) caractérisées par une augmentation drastique des capacités proposées (maximum théorique de 2 To). Ces cartes utilisaient le bus UHS-I (toujours d’une largeur de 4 bits) qui pouvait atteindre une fréquence de 208 MHz, soit un débit maximum de 104 Mo/s. Les modes SDR12 (12,5 Mo/s), SDR50/DDR50 (50 Mo/s) et SDR25 (25 Mo/s) étaient aussi disponibles.
La norme SD 4.0 introduite plus tard par la SDA a inauguré l’ère des cartes SDXC utilisant le bus UHS-II. Les débits proposés par ces nouvelles cartes allaient de 156 Mo/s (FD156) à 312 Mo/s (HD312). Les cartes SDXC basées sur la norme SD 4.0/4.1 n’étaient cependant pas compatibles avec les lecteurs de cartes SD ou SDHC conçus pour fonctionner avec les cartes basées sur les normes précédentes. Tout comme la norme 3.01 avant elle, la norme 4.0 préconisait l’utilisation du système de fichiers exFAT pour les cartes SDXC.
À gauche avec le connecteur classique, à droite avec le connecteur UHS-II
Par la suite, la SDA a lancé la norme SD 5.1. Cette dernière était caractérisée par la mise en place de l’App Performance level. Cette nomenclature devait permettre de garantir des vitesses minimales de lecture et d’écriture aléatoires et séquentielles, à savoir 1500 IOPS en mode lecture aléatoire, et 500 IOPS en mode écriture, ainsi que des performances séquentielles soutenues de 10 Mo/s.
La norme SD 6.0 en vigueur a, pour sa part, permis l’introduction du bus UHS-III et la conception de cartes SDXC offrant de débits doublés comparés à ce qui était proposé sur la norme 4.0 : de 312 Mo/s (FD312) à 624 Mo/s (FD624).
Les détails concernant la spécification que souhaite introduire la SDA sont pour l’heure inconnus. On peut toutefois rappeler que Western Digital a procédé à la présentation d’un prototype de carte SD exploitant un bus UHS-II/UHS-III doté d’une interface PCIe 3.0 x1 plus tôt cette année. La carte dévoilée offrait des vitesses de lecture séquentielles de 880 Mo/s et jusqu’à 430 Mo/s en écriture séquentielle, selon le benchmark CrystalDiskMark.
L’utilisation du protocole PCIe permettrait de résoudre un certain nombre de défis pour la norme SD, notamment ceux liés à la performance, et de simplifier la conception de lecteurs de cartes SD haute performance sur les appareils compatibles prenant déjà en charge ce protocole. Mais cela pourrait également induire de nouvelles contraintes (du point de vue de l’économie d’énergie, par exemple), sachant que la SDA souhaite que la prochaine génération de cartes SD PCIe (et probablement leurs hôtes) soit rétrocompatible.
Source : AnandTech
Et vous ?
Qu’en pensez-vous ?
Voir aussi
Répondre avec citation
)
Envoyé par Christian Olivier
Partager