Samsung et TSMC s'ouvrent sur leurs futurs processus de fabrication de semiconducteurs
Samsung et TSMC s'ouvrent sur leurs futurs processus de fabrication de semiconducteurs
avec une ligne du temps jusqu'en 2020
TSMC et Samsung ont récemment effectué une série d’annonces au niveau de leurs processus de fabrication de semiconducteurs, tant dans les procédés actuels que ceux qui devraient venir dans un futur proche (jusqu’en 2020). Voici donc un petit tour d’horizon de ce qui devrait arriver sur le marché des microprocesseurs.
De manière générale, les deux fabricants se lancent dans les processus 10 nm (tout comme Intel). Septante mille gaufrettes ont été produites, côté Samsung, avec leur première génération de 10 nm à base de FinFET (le nœud 10LPE) ; trois nouveaux processus seront mis sur le marché dans les années à venir. TSMC, quant à lui, se prépare à lancer une production en masse de son nœud 10 nm ; parmi les nouveaux processus, un 7 nm à base d’EUV devrait arriver en 2019.
Quid du 10 nm ?
Les premiers processeurs en 10 nm (10LPE, pour low power early) de type « système sur une puce » (SoC), utilisés notamment sur les téléphones portables, datent d’octobre dernier pour Samsung. Ces puces ont de nombreux avantages par rapport au procédé précédemment utilisé pour ce segment (14LPE) : elles sont trente pour cent plus petites ; la consommation énergétique à complexité et fréquence constante diminue de quarante pour cent ; la fréquence à consommation énergétique et complexité constante augmente de vingt-sept pour cent.
Septante mille gaufrettes sont sorties de production avec ce nœud 10LPE. Cependant, peu de processeurs mobiles sont prévus pour bénéficier de ces procédés améliorés : seuls les Samsung Exynos 9 Octa 8895 et Qualcomm Snapdragon 835.
Vers la fin 2017, une variante de ce procédé devrait être disponible pour la production de masse : le 10LPP (low power plus) devrait augmenter la performance d’une dizaine de pour cent par rapport au 10LPE. Fin 2018, le 10LPU devrait arriver avec une augmentation de la densité de transistors sur une puce ; il pourrait viser le segment des appareils de très petite taille et d’extrêmement faible consommation. Cette stratégie d’améliorations incrémentales d’un nœud avec le même nom commercial (10 nm) n’est pas sans rappeler celle d’Intel.
Côté TSMC, le processus 10FF n’est pas encore aussi mature : la production de masse ne devrait arriver que dans la deuxième moitié de 2017. La capacité de production devrait être de l’ordre de centaines de milliers de gaufrettes par trimestre (les prévisions de TSMC sont de quatre cent mille gaufrettes en 2017).
Ce 10FF apporte bon nombre d’avantages par rapport au 16FF++ pour les puces mobiles : une densité de transistor augmentée de cinquante pour cent ; la consommation énergétique à complexité et fréquence constante diminue de quarante pour cent ; la fréquence à consommation énergétique et complexité constante augmente de vingt pour cent (ce qui est moins que Samsung).
Et après le 10 nm ?
La stratégie post-10 nm de TSMC diffère fortement de celle de Samsung et d’Intel : il prévoit de passer au 7 nm extrêmement rapidement, dès l’année prochaine, avec un processus nommé 7FF. Technologiquement, il ne devrait pas être révolutionnaire, en se limitant aux ultraviolets profonds (DUV), comme les techniques actuelles — un processus plus évolué sera disponible plus tard, en utilisant l’EUV, comme ses concurrents. La production en risque de 7FF est lancée depuis avril, avec la production en masse dès le deuxième trimestre 2018.
La deuxième génération, 7FF+, utilisera l’EUV pour certaines couches des puces produites. La densité devrait augmenter de dix à vingt pour cent, la fréquence de dix pour cent. Le principal avantage par rapport au 7FF devrait cependant être un temps de production réduit. La production en risque devrait débuter dès le deuxième trimestre 2018, pour une production de masse dans la deuxième moitié de 2019.
Cette réticence à utiliser rapidement l’EUV est probablement due aux limitations de la technologie : la puissance de la lithographie a du mal à monter (un problème qui n’est pas neuf). Néanmoins, tous les fabricants de semiconducteurs semblent confiants en la capacité d’ASML d’améliorer ses produits sur ce point, avec des sources à 250 W pour la fin 2018.
Samsung semble prendre une tout autre approche pour améliorer ses processus de production, nettement plus incrémentale : ses prochains nœuds seront nommés 8LPP, 7LPP, 6LPP, 5LPP et 4LPP. Le 8LPP devrait être une variante légère du 10 nm, avec quelques gains en performance et densité.
La vraie révolution devrait venir avec le 7LPP, prévue pour la fin 2018. La lithographie EUV devrait faire son apparition à ce moment, en tablant comme TSMC sur une puissance de 250 W. Le 6LPP devrait être, à nouveau, une variante légère du 7LPP, avec diverses techniques pour augmenter la densité, en fonction de l’expérience acquise avec l’utilisation du 7LPP.
Le nœud complet suivant devrait être le 4LPP, avec un tout nouveau type de transistor : les FinFET seront remplacés par les GAAFET. Peu de détails ont fuité à ce sujet pour le moment, si ce n’est que la porte devrait entourer le canal du transistor. Ce procédé devrait arriver à l’horizon 2020 pour la production en risque, sans engagement formel.
Sources, images et tableaux : Samsung and TSMC Roadmaps: 8 and 6 nm Added, Looking at 22ULP and 12FFC, Samsung Expands its Advanced Foundry Offerings with 14LPU and 10LPU Processes, TSMC’s 7nm Risk Production Will Start In April; 7nm+ Will Use EUV, With 1.2x Logic Density & 10% Performance Boost Over 7nm, Samsung détaille sa roadmap jusqu’au 4nm.
Répondre avec citation
Envoyé par dourouc05
Partager