Discussion :

[faridaetudiante]

Bonjour;

svp quel est la signification du =>

U7 : orgate(x2 => b, x1 => a, x4 => d, x3 => c, x => x);

merci

[illidan92]

Il me semble que c'est :

Le x2 de ton programme est relié au b d'un autre programme, etc...

Je ne suis pas du tout expert en VHDL mais j'essaie d'aider !

(Moi personne ne répond a mon post )

[faridaetudiante]

merci pour votre réponse

mais je ne pense pas que c'est la signification exacte car j'en ai seulement un seul programme

merci

[VHDL_help]

c'est pas plutôt :

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

U7 : orgate port map (x2 => b, x1 => a, x4 => d, x3 => c, x => x);

En tous cas ce symbole signifie que tu relie le port x2 de ton composent au signal b que t'as surement déclaré avant , on s'en sert généralement pour les testbenchs ainsi que pour relier différents composants entre eux d'ou le nom PORT MAP

[faridaetudiante]

Merci bien pour votre réponse

j'ai compris maintenant

merci