IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Voir le flux RSS

Messages des blogs récents

  1. [FPGA] Créer un circuit logique pour détecter les fronts d’un signal

    par , 05/08/2022 à 20h24
    Dans un signal logique, un front est le passage d’un état logique à un autre état logique.
    On distingue :
    • le front montant, qui est le passage de l’état bas du signal à l’état haut ;
    • le front descendant, qui est le passage de l’état haut du signal à l’état bas.


    Nom : fronts.png
Affichages : 456
Taille : 8,2 Ko
    Fronts montants (flèches rouges), fronts descendants (flèches bleues)

    Ces fronts sont très utilisés en logique séquentielle. Si on prend le cas particulier ...

    Mis à jour 08/08/2022 à 15h35 par f-leb

    Tags: fpga, verilog
    Catégories
    FPGA , Programmation