Bonjour tout le monde,
Dans un modèle VHDL, pourquoi peut on pas associer deux entités à la même architecture.