Discussion :

[Invité]

je ne suis pas d'accord avec vous.
Pour moi, le goulet c'est l'architecture des bus.
exemple dans la vie réelle :

Si un SSD (et déjà avant le disque dur) ne va jamais réellement à la vitesse optimale (c-a-d le débit sata2 o usata3) c'est toujours à cause des bus, de la connectique, des variations de normes..Etc
Enlever un chemin (tunnel) ou une connectique (contrôle aux douanes) entre deux process c'est enlever un goulot d'étranglement important.
ça ne sert à pas à grand-chose de produire plus vite, si on ne peut pas apporter plus vite l’information.

Non, la limitation pratique n'est pas liée à l'architecture des bus. Grosso modo, c'est parce que la CPU est toujours obligée d'attendre que les data soient écrites/lues avant de faire quoi que ce soit. C'est le problème connu du "goulot d'étranglement de Von Neumann" ou "wait state". La bande passante théorique maxi entre CPU et mémoires est actuellement de l'ordre de 300/400 Gb/s. Donc les tuyaux on les a depuis longtemps.

A noter que le chip 3D XPoint n'est pas (encore) une mémoire unifiée. Dans ses premières applications, il va être couplé avec des mémoires de type DRAM/NAND pour construire des tuyaux plus rapides entre CPU et mémoire.

Il y a quelques années, le coût décroissant de fabrication de DRAM avait permis de rendre des bases de données de type SAP Hana disponibles sur le marché.
Le 3D XPoint devrait également mettre son empreinte dans le computing.

C'est de la ReRAM : http://www.eetimes.com/document.asp?doc_id=1327289 à moins que ce soit de la mémoire à changement de phase comme Intel/Micron ont des brevets là-dessus : http://www.eetimes.com/author.asp?se...doc_id=1327313

Il y aussi Panasonic et d'autres qui travaillent sur le ReRAM : http://www.eetimes.com/document.asp?doc_id=1327307&

Non, d'après Intel/Micron, ça n'est pas basé sur du changement de phase. Ni sur du "memristor" ou du "spin-transfer torque". C'est bien la variation d'un courant électrique qui permet de lire/écrire sur les intersections entre les world et les bits lines.

De mémoire , je crois que la startup Crossbar avait aussi quelque chose de prometteur dans les Resistive RAM.
Et mon petit doigt me dit que dans un futur proche, les records de vitesse d'accès aux mémoires vont tomber les uns après les autres.

Steph

[pcdwarf]

C'est ce que je disais plus tôt...

x1000 par rapport aux flash actuelles, c'est un nombre qui ne veut pas dire grand chose.
Il faudra de toute façon améliorer le reste des machines avant de pouvoir exploiter cette capacité.

Avec les SSD actuels on tourne facilement dans les 200Mo/s donc avec un facteur 1000 on arrive à 200Go/s (pas Gbit, Octets)
(5 blue-ray par secondes pour ceux à qui ça parle mieux)

A ma connaissance C'est très largement plus que le bus mémoire des meilleurs PC actuels.

Si je ne m'abuse, le pci-express 3.x en mode 16x passe actuellement 15Go/s maxi.

On est en train de nous faire rêver avec des gros chiffres à effet d'annonce...

Je ne dis pas que la techno est inintéressante.
Je dis juste que ce qu'on est en train d'annoncer, c'est absolument pas pour demain matin...

[Daniel Laügt]

Actuellement, les performances sont les suivantes:
- DRAM : 50ns (latence lecture), 50ns (latence écriture), pas de limitation écriture, 7.5 euros / Go,
- PCIe NAND Flash : 50us (latence lecture), 15us (latence écriture), limitation à 10,000 écritures par cellule, 0.5 euros / Go,
- Disque : 10ms (latence lecture), 10ms (latence écriture), pas de limitation écriture, 0.03 euros / Go.

Si les estimations d'Intel et Micron se révélaient juste, on aurait:
- Une latence équivalente entre DRAM et 3D XPoint Flash,
- Limitation à 10 millions d'écritures par cellule pour 3D XPoint Flash,
- 3D XPoint Flash serait nettement moins cher par gigaoctet que la DRAM,
- 3D XPoint Flash consommerait nettement moins d'énergie que la DRAM.

Je ne pense pas que 3D XPoint Flash remplacera la DRAM. Même avec une limitation de 10 millions d'écritures par cellule cela reste insuffisant pour une utilisation RAM. Il ne faut pas oublier que lorsqu'on lance une application, la RAM est constamment utilisée en écriture pour le biais des variables et des appels de fonctions (via la pile et le tas). De manière général, une application utilise énormément moins d’écritures disque que d'écritures RAM. Également, il est plus facile pour un utilisateur/développeur d'estimer le nombre d'écritures disque sur l'utilisation journalière de son ordinateur ou de son application plutôt que le nombre d'écritures RAM.

Par contre, il serait surement judicieux que les systèmes d'exploitation suppriment le cache des fichiers en RAM lors de l'utilisation de 3D XPoint Flash. Sous Windows, cela reviendrait à supprimer le cache dans le système NTFS et les "mapped files".

Il est marrant de voir que les "database in-memory" sont devenus à la mode pour les fournisseurs base de données (SAP, Microsoft, Oracle). Ils annoncent des chiffres commerciaux donnant une amélioration sur les performances entre 2X et 20X. Je ne connais pas en détail le type de machine utilisée pour ce genre de comparaison. Mais je serai curieux de savoir quelles seraient les améliorations réelles entre RAM et 3D XPoint Flash. Aujourd'hui, avec cette mode et de grosses bases de données (100Go), il est difficile de demander au client de se doter de 128Go de RAM et surtout de convaincre la personne IT chez le client! La DRAM reste encore chère à mon goût et reste plus énergivore concernant les serveurs...

Du coup, pourquoi ne pas revoir l'architecture de notre ordinateur en ayant conceptuellement deux types de RAM:
- RAM souvent utilisé en écriture: DRAM,
- RAM peu utilisé en écriture: 3D XPoint Flash ou DRAM si ce type de Flash n'est pas installé sur l'ordinateur.

Dans le monde du C++, on aurait:
- La pile: DRAM,
- Un tas souvent utilisé en écriture: DRAM,
- Un tas peu utilisé en écriture: 3D XPoint Flash ou DRAM si ce type Flash n'est pas installé sur l'ordinateur.

Mais bon cela changerait profondément les architectures de nos ordis et les architectures de programmation
Cela ne se fera pas tout de suite et d'ici là d'autres pistes seront envisagées...

[RyzenOC]

Mais bon cela changerait profondément les architectures de nos ordis et les architectures de programmation

Encore une fois, le problème se situe ici, faut tous racheter, et faut tous refaire. Déja qu'il est presque impossible pour une entreprise de changer d'os, alors d'architecture

[Mpolo]

Ah la RAM qui rame, c'est le drame.

Et tout d'un coup le coup de booste x 1000 !
Je suis un peu sceptique et j'attends de voir la réalité car je me méfie du discours des marketeux.

Mais bon, cette mémoire semble tout de même bien plus rapide et surtout, elle serait plus résistante et/ou endurante sur la durée que la Nand actuelle.
C'est plutôt rassurant car cela dissiperai le phénomène "d'usure" en écritures.
Si en plus elle est moins chère à produire alors on peut espérer des SDD encore plus performants, plus fiables, avec des grosses capacités accessibles en termes de prix.
Pas tout de suite bien-sûr mais dans un avenir pas très lointain.

[MikeRowSoft]

@dourouc05 je te demande de ne pas éditer mes messages. Tu outrepasse tes droits de rédacteur d'articles de developpez.com et de modérateur de developpez.net.