IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Navigation

Inscrivez-vous gratuitement
pour pouvoir participer, suivre les réponses en temps réel, voter pour les messages, poser vos propres questions et recevoir la newsletter

LabVIEW Discussion :

Labview 2013 et Compact RIO


Sujet :

LabVIEW

  1. #21
    Membre averti
    Profil pro
    Inscrit en
    Juillet 2012
    Messages
    230
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations forums :
    Inscription : Juillet 2012
    Messages : 230
    Points : 352
    Points
    352
    Par défaut
    Je pense que ça dépend où tu crées ton VI dans ton projet. Si c'est dans la partie FPGA, alors tu auras la palette dédiée FPGA qui s'affichera.
    Si tu crées ton projet ailleurs (partie Host), alors tu devrais avoir la palette complète. Éventuellement et si tu peux te le permettre, est-ce que tu peux envoyer un screen de la hiérarchie projet ? (le .lvproj) Sinon, recréer un projet My Compact Rio et prends un screen de celui-ci, cela évitera que des trucs pro se baladent.
    Je ne réponds pas aux questions techniques via MP. Le but du forum est de permettre de trouver des solutions ensembles pour aider un ensemble de personnes.

    Loi du Chaos Informatique
    L’informatique, ça tient du chaos : une fois ça marche, une fois ça foire, tu sais pas pourquoi, c’est juste que tu viens de changer de lobe sur l’attracteur étrange.

  2. #22
    Membre à l'essai
    Homme Profil pro
    Technicien maintenance
    Inscrit en
    Janvier 2008
    Messages
    45
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Seine Maritime (Haute Normandie)

    Informations professionnelles :
    Activité : Technicien maintenance

    Informations forums :
    Inscription : Janvier 2008
    Messages : 45
    Points : 24
    Points
    24
    Par défaut Vue du projet
    Bonjour Cheetor,

    Effectivement le VI d'enregistrement dans un fichier se trouve plus haut dans l'arborescence sous le châssis CRIO,
    et les autres VI se trouvent dans le FPGA, pour pouvoir utiliser les entrées sorties Mod1 et Mod2 ??

    Ma question est double , ou doit on mettre les VI ?

    Quelle sont les conséquences d'avoir les VI plus haut dans arborescence ??

    Peut on quand même utiliser les fonctions I/O du compact RIO, avec la palette générale, si le VI n'est pas dans le FPGA ??

    voici la vue demandée:

    Nom : VueProjet.png
Affichages : 388
Taille : 25,7 Ko


    Merci encore

    A bientôt

    Nostra76

  3. #23
    Membre averti
    Profil pro
    Inscrit en
    Juillet 2012
    Messages
    230
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations forums :
    Inscription : Juillet 2012
    Messages : 230
    Points : 352
    Points
    352
    Par défaut
    Je risque d'arriver au bout de mes compétences Labview, malheureusement (pas d'utilisation du compact Rio).

    Un test que je ferais serait le suivant : création d'un VI dans la partie computer, puis utiliser les éléments que tu trouveras dans la palette "FPGA interface". Je pense notamment à "open/close nFPGA VI Reference" et au "write/read control". Le premier te permettra de faire le lien avec la partie FPGA, le second de récupérer tes données.

    J'irai également regarder chez NI des exemples sur le compact RIO et sa possibilité d'enregistrer des données. Au moins cela te donnera peut-être une idée de comment le faire. Ce lien devrait être utile : http://www.ni.com/tutorial/11198/en/
    Je ne réponds pas aux questions techniques via MP. Le but du forum est de permettre de trouver des solutions ensembles pour aider un ensemble de personnes.

    Loi du Chaos Informatique
    L’informatique, ça tient du chaos : une fois ça marche, une fois ça foire, tu sais pas pourquoi, c’est juste que tu viens de changer de lobe sur l’attracteur étrange.

  4. #24
    Membre à l'essai
    Homme Profil pro
    Technicien maintenance
    Inscrit en
    Janvier 2008
    Messages
    45
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Seine Maritime (Haute Normandie)

    Informations professionnelles :
    Activité : Technicien maintenance

    Informations forums :
    Inscription : Janvier 2008
    Messages : 45
    Points : 24
    Points
    24
    Par défaut Merci
    Merci Cheetor,

    Je vais tester cela, ça me semble une très bonne piste .
    Le liens est effectivement très pertinent .

    Je pense avoir résolu 95% de mes interrogations.
    Merci pour vos réponses .

    Je vous poste les résultats.

    A+

    NOSTRA76

  5. #25
    Membre à l'essai
    Homme Profil pro
    Technicien maintenance
    Inscrit en
    Janvier 2008
    Messages
    45
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Seine Maritime (Haute Normandie)

    Informations professionnelles :
    Activité : Technicien maintenance

    Informations forums :
    Inscription : Janvier 2008
    Messages : 45
    Points : 24
    Points
    24
    Par défaut VI sous Computer
    Salut,

    J'ai fais un VI sous l'emplacement computer en faisant appel aux fonctions précitées,
    Cela a l'air de fonctionner, mais a la compilation, il me signale que le FPGA doit être compilé ??

    voici les screns:

    Nom : VI_computer.png
Affichages : 488
Taille : 21,4 Ko

    Nom : VI_FPGA.png
Affichages : 447
Taille : 34,3 Ko

    je touche du doigt l'objectif, les deux VI peuvent ils fonctionner en même temps, comment faire la compilation des deux ,
    puisque j'ai une erreur temps écoulé ??

    Merci

    Nostra76

  6. #26
    Membre averti
    Profil pro
    Inscrit en
    Juillet 2012
    Messages
    230
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations forums :
    Inscription : Juillet 2012
    Messages : 230
    Points : 352
    Points
    352
    Par défaut
    Là, je t'avouerai que je sèche complètement.

    Le mieux serait de passer par le forum de NI, qui pourra te répondre avec plus de détails.
    Désolé. Tiens moi au courant de l'évolution, cela pourrait être intéressant par après.
    Je ne réponds pas aux questions techniques via MP. Le but du forum est de permettre de trouver des solutions ensembles pour aider un ensemble de personnes.

    Loi du Chaos Informatique
    L’informatique, ça tient du chaos : une fois ça marche, une fois ça foire, tu sais pas pourquoi, c’est juste que tu viens de changer de lobe sur l’attracteur étrange.

  7. #27
    Membre à l'essai
    Homme Profil pro
    Technicien maintenance
    Inscrit en
    Janvier 2008
    Messages
    45
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Seine Maritime (Haute Normandie)

    Informations professionnelles :
    Activité : Technicien maintenance

    Informations forums :
    Inscription : Janvier 2008
    Messages : 45
    Points : 24
    Points
    24
    Par défaut c'est gagné
    Bonsoir,

    Après plusieurs essais, j'ai implémenté un VI dans le mode "Scan-interface" , en suivant le guide de national instrument, ce mode présente de multiple avantages.
    - La compilation est très rapide
    - On l’accès a la palette entière
    - Tous les formats de données sont présents
    - On peut ajouter les entrée/sortie du CRIO par simple glisser /déposer
    - On peut utiliser les boucles cadencées synchroniser sur le FPGA
    - On peut utiliser les fonctions fichier TDMS

    J'ai développé de VI d’acquisitions qui fonctionnent très bien, et me permettent d’enregistrer mes valeurs dans des fichiers:
    Le premier VI par un simple "export to excel", a partir Wave-Chart a l’intérieur d'une boucle cadencée a 1 s.
    Et le deuxième en utilisant les fonctions "TDMS", mais la manipulation de ces fichiers est assez difficile , et doit passer pare le logiciel Diadem2012 .

    voici mon VI:


    Nom : Vi_acquisition.png
Affichages : 476
Taille : 19,6 Ko

    En mode TDMS

    Nom : Aquisition_TDMS.png
Affichages : 496
Taille : 22,9 Ko

    Merci a tous pour votre aide

    Peut être que cela pourra aider quelqu'un d'autre.

    A bientôt

    Nostra76

  8. #28
    Membre éprouvé Avatar de reg64
    Profil pro
    Inscrit en
    Décembre 2006
    Messages
    959
    Détails du profil
    Informations personnelles :
    Âge : 41
    Localisation : France, Vienne (Poitou Charente)

    Informations forums :
    Inscription : Décembre 2006
    Messages : 959
    Points : 1 255
    Points
    1 255
    Par défaut
    Merci pour ton retour et les explications. ça mérite un
    J'ai suivi le sujet depuis le début, pas pû t'apporter des réponses car jamais eu l'occasion de bosser sur un FPGA
    Reg
    CLAD

  9. #29
    Membre averti
    Profil pro
    Inscrit en
    Juillet 2012
    Messages
    230
    Détails du profil
    Informations personnelles :
    Localisation : France

    Informations forums :
    Inscription : Juillet 2012
    Messages : 230
    Points : 352
    Points
    352
    Par défaut
    Le guide correspond-il au lien que je t'ai passé ou s'agit-il d'autre chose ? Si oui, tu pourrais mettre le lien à disposition s'il te plait ?

    Concernant le TDMS, Diadem n'est pas forcément requis, un bon vieux excel permet déjà de faire quelques exploitations assez simples. Idem tu peux faire un projet où tu peux lire et exploiter les données.
    Je ne réponds pas aux questions techniques via MP. Le but du forum est de permettre de trouver des solutions ensembles pour aider un ensemble de personnes.

    Loi du Chaos Informatique
    L’informatique, ça tient du chaos : une fois ça marche, une fois ça foire, tu sais pas pourquoi, c’est juste que tu viens de changer de lobe sur l’attracteur étrange.

  10. #30
    Membre à l'essai
    Homme Profil pro
    Technicien maintenance
    Inscrit en
    Janvier 2008
    Messages
    45
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : France, Seine Maritime (Haute Normandie)

    Informations professionnelles :
    Activité : Technicien maintenance

    Informations forums :
    Inscription : Janvier 2008
    Messages : 45
    Points : 24
    Points
    24
    Par défaut Bonsoir
    Cheetor,
    Oui le liens que tu m'a donné correspond au mode "Scan-Interface" , et il m'a été tout a fait utile

    Dans le document suivant , on traite du mode "scan-interface" avec en plus , un VI d'exemple d'aquisitions de données analogiques, et la création de variables globales, il va donc un peu loin ....

    http://labview.developpez.com/tutori...iew-real-time/

    Reg64 merci pour le point

    A bientôt

    Nostra76

+ Répondre à la discussion
Cette discussion est résolue.
Page 2 sur 2 PremièrePremière 12

Discussions similaires

  1. lien pour telecharger le moteur execution labview 2013
    Par regis_65 dans le forum LabVIEW
    Réponses: 2
    Dernier message: 20/01/2014, 23h08
  2. Utilisation compact Rio
    Par d4power dans le forum LabVIEW
    Réponses: 2
    Dernier message: 29/08/2011, 16h25
  3. Communiquer en RS232 avec compact-RIO
    Par ABN84 dans le forum LabVIEW
    Réponses: 2
    Dernier message: 07/04/2009, 22h56
  4. Réponses: 0
    Dernier message: 20/03/2009, 11h09

Partager

Partager
  • Envoyer la discussion sur Viadeo
  • Envoyer la discussion sur Twitter
  • Envoyer la discussion sur Google
  • Envoyer la discussion sur Facebook
  • Envoyer la discussion sur Digg
  • Envoyer la discussion sur Delicious
  • Envoyer la discussion sur MySpace
  • Envoyer la discussion sur Yahoo