Discussion :

[electron22]

Bonjour,
j'aimerais effectuer un décalage d'un registre de 2^i en un cycle d'horloge, j'ai essayé de créer un signal de n à I bits, puis le concaténer avec un signal de I à n bits, j'ai un problème de syntaxe, merci de m'aider, voici mon code :

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all; 
use ieee.std_logic_unsigned.all;
 
entity div_2i is
	generic(N_Bits : INTEGER := 32); 
	port(A : in UNSIGNED((N_Bits - 1) downto 0);
		  I : in UNSIGNED((N_Bits - 1) downto 0);
		  S : out UNSIGNED((N_Bits - 1) downto 0));
end div_2i;
 
architecture arch_div_2i of div_2i is
signal S1 : UNSIGNED((N_Bits - 1) downto 0);
begin
		S <= (I downto 0, '0') & S1(N_Bits downto I);
end arch_div_2i;

[mith06]

Bonjour,

Décalage a droite de I bit en non signé (dans ton cas puisque déclaré unsigned)

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

S   <= resize(A(A'high downto to_integer(I)),N_Bits);

Attention I peut prendre de très grandes valeurs!!!

[electron22]

Je vous remercie, ça fonctionne comme il faut,
juste que je n'ai pas compris les instructions utilisées, pourriez vous m'expliquer un peu plus en détail ce que fait X'high et resize?
Merci

[mith06]

Bonjour,

X'high renvoie l'élement haut dans la déclaration des borne d'un tableau. Je crois que ' fait référence à l'attribut d'un objet, dans notre cas un std_logic_vector.
std_logic_vector possède plusieurs attributs:

exemple :

Code :

Sélectionner tout - Visualiser dans une fenêtre à part

signal dummy : std_logic_vector(42 downto 0);

dummy'high renvoie 42
dummy'low renvoie 0
dummy'length renvoie 43
dummy'range renvoie 42 downto 0

donc tu peux faire : signal dummy2 : std_logic_vector(dummy'range);-- ça marche pour déclarer des signaux de même taille.

resize permet de changer la taille signaux de type signed ou unsigned en faisant attention au signe.

exemple:
std_logic_vector(resize(unsigned("1000"),8)) renvoie "00001000" <=> 8
std_logic_vector(resize( signed("1000"),8)) renvoie "11111000" <=> -8
std_logic_vector(resize( signed("0111"),8)) renvoie "00000111" <=> 7