IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Navigation

Inscrivez-vous gratuitement
pour pouvoir participer, suivre les réponses en temps réel, voter pour les messages, poser vos propres questions et recevoir la newsletter

VHDL Discussion :

vhdl et verilog


Sujet :

VHDL

  1. #1
    Membre du Club
    Inscrit en
    Mars 2007
    Messages
    101
    Détails du profil
    Informations forums :
    Inscription : Mars 2007
    Messages : 101
    Points : 59
    Points
    59
    Par défaut vhdl et verilog
    Bonjour
    Avec xilinx est ce qu'on peut avoir dans un projet xise des fichiers vhdl et verilog ?

  2. #2
    Membre expérimenté

    Homme Profil pro
    Collégien
    Inscrit en
    Juillet 2010
    Messages
    545
    Détails du profil
    Informations personnelles :
    Sexe : Homme
    Localisation : Afghanistan

    Informations professionnelles :
    Activité : Collégien

    Informations forums :
    Inscription : Juillet 2010
    Messages : 545
    Points : 1 429
    Points
    1 429
    Par défaut
    Je pense que OUI, et ce serait pour cette raison qu'ils auraient créés leur propre simulateur ISIM.

Discussions similaires

  1. Convertir verilog en vhdl
    Par Bartacus dans le forum VHDL
    Réponses: 3
    Dernier message: 30/04/2015, 14h16
  2. [Verilog -> VHDL] Convertir une instruction
    Par foufouta dans le forum VHDL
    Réponses: 0
    Dernier message: 26/07/2009, 16h25
  3. Ecrire un code VHDL à partir de Perl
    Par blaise4714 dans le forum VHDL
    Réponses: 1
    Dernier message: 19/06/2007, 14h32
  4. Réponses: 1
    Dernier message: 17/11/2004, 17h44

Partager

Partager
  • Envoyer la discussion sur Viadeo
  • Envoyer la discussion sur Twitter
  • Envoyer la discussion sur Google
  • Envoyer la discussion sur Facebook
  • Envoyer la discussion sur Digg
  • Envoyer la discussion sur Delicious
  • Envoyer la discussion sur MySpace
  • Envoyer la discussion sur Yahoo