|
Publicité ' | |||||||||||||||||||||||
|
|
#1 |
|
Invité de passage
![]() farida fery Étudiant Inscription : novembre 2009 Messages : 54 ![]() |
Bonjour;
svp quel est la signification du => U7 : orgate(x2 => b, x1 => a, x4 => d, x3 => c, x => x); merci |
|
|
00
|
|
|
#2 |
|
Invité de passage
![]() Vincent Étudiant Inscription : décembre 2012 Messages : 3 ![]() |
Il me semble que c'est :
Le x2 de ton programme est relié au b d'un autre programme, etc... Je ne suis pas du tout expert en VHDL mais j'essaie d'aider ! (Moi personne ne répond a mon post |
|
|
00
|
|
|
#3 |
|
Invité de passage
![]() farida fery Étudiant Inscription : novembre 2009 Messages : 54 ![]() |
merci pour votre réponse
mais je ne pense pas que c'est la signification exacte car j'en ai seulement un seul programme merci |
|
|
00
|
|
|
#4 | |
|
Invité de passage
![]() Inscription : décembre 2012 Messages : 2 ![]() |
Citation:
U7 : orgate port map (x2 => b, x1 => a, x4 => d, x3 => c, x => x); En tous cas ce symbole signifie que tu relie le port x2 de ton composent au signal b que t'as surement déclaré avant , on s'en sert généralement pour les testbenchs ainsi que pour relier différents composants entre eux d'ou le nom PORT MAP |
|
|
|
00
|
|
|
#5 |
|
Invité de passage
![]() farida fery Étudiant Inscription : novembre 2009 Messages : 54 ![]() |
Merci bien pour votre réponse
j'ai compris mnt merci |
|
|
00
|
Copyright © 2000-2013 - www.developpez.com