Précédent   Forum du club des développeurs et IT Pro > Autres langages > Autres langages > VHDL
VHDL Forum d'entraide sur VHDL
Partagez cette discussion sur d'autres réseaux sociaux : Viadeo Twitter Google Facebook Digg Delicious MySpace Yahoo
Réponse
 
Outils de la discussion
Publicité
'
Vieux 02/12/2012, 20h49   #1
faridaetudiante
Invité de passage
 
farida fery
Étudiant
Inscription : novembre 2009
Messages : 54
Détails du profil
Informations personnelles :
Nom : farida fery

Informations professionnelles :
Activité : Étudiant

Informations forums :
Inscription : novembre 2009
Messages : 54
Points : 0
Points : 0
Par défaut Signification du =>

Bonjour;

svp quel est la signification du =>

U7 : orgate(x2 => b, x1 => a, x4 => d, x3 => c, x => x);

merci
faridaetudiante est déconnecté   Envoyer un message privé Réponse avec citation 00
Vieux 02/12/2012, 21h13   #2
illidan92
Invité de passage
 
Homme Vincent
Étudiant
Inscription : décembre 2012
Messages : 3
Détails du profil
Informations personnelles :
Nom : Homme Vincent
Localisation : France

Informations professionnelles :
Activité : Étudiant

Informations forums :
Inscription : décembre 2012
Messages : 3
Points : 1
Points : 1
Il me semble que c'est :

Le x2 de ton programme est relié au b d'un autre programme, etc...

Je ne suis pas du tout expert en VHDL mais j'essaie d'aider !

(Moi personne ne répond a mon post )
illidan92 est déconnecté   Envoyer un message privé Réponse avec citation 00
Vieux 04/12/2012, 15h56   #3
faridaetudiante
Invité de passage
 
farida fery
Étudiant
Inscription : novembre 2009
Messages : 54
Détails du profil
Informations personnelles :
Nom : farida fery

Informations professionnelles :
Activité : Étudiant

Informations forums :
Inscription : novembre 2009
Messages : 54
Points : 0
Points : 0
merci pour votre réponse

mais je ne pense pas que c'est la signification exacte car j'en ai seulement un seul programme

merci
faridaetudiante est déconnecté   Envoyer un message privé Réponse avec citation 00
Vieux 04/12/2012, 17h37   #4
VHDL_help
Invité de passage
 
Inscription : décembre 2012
Messages : 2
Détails du profil
Informations forums :
Inscription : décembre 2012
Messages : 2
Points : 1
Points : 1
Citation:
Envoyé par faridaetudiante Voir le message
Bonjour;

svp quel est la signification du =>

U7 : orgate(x2 => b, x1 => a, x4 => d, x3 => c, x => x);

merci
c'est pas plutot :

U7 : orgate port map (x2 => b, x1 => a, x4 => d, x3 => c, x => x);

En tous cas ce symbole signifie que tu relie le port x2 de ton composent au signal b que t'as surement déclaré avant , on s'en sert généralement pour les testbenchs ainsi que pour relier différents composants entre eux d'ou le nom PORT MAP
VHDL_help est déconnecté   Envoyer un message privé Réponse avec citation 00
Vieux 04/12/2012, 21h40   #5
faridaetudiante
Invité de passage
 
farida fery
Étudiant
Inscription : novembre 2009
Messages : 54
Détails du profil
Informations personnelles :
Nom : farida fery

Informations professionnelles :
Activité : Étudiant

Informations forums :
Inscription : novembre 2009
Messages : 54
Points : 0
Points : 0
Merci bien pour votre réponse

j'ai compris mnt

merci
faridaetudiante est déconnecté   Envoyer un message privé Réponse avec citation 00
Réponse Cette discussion est résolue.
Outils de la discussion

Navigation rapide


Fuseau horaire GMT +2. Il est actuellement 17h01.


 
 
 
 
Partenaires

Hébergement Web