Précédent   Forum du club des développeurs et IT Pro > Autres langages > Autres langages > VHDL
VHDL Forum d'entraide sur VHDL
Partagez cette discussion sur d'autres réseaux sociaux : Viadeo Twitter Google Facebook Digg Delicious MySpace Yahoo
Réponse
 
Outils de la discussion
Publicité
'
Vieux 17/05/2012, 11h07   #1
binome-x
Invité de passage
 
Homme
Ingénieur/Chercheur
Inscription : novembre 2007
Messages : 56
Détails du profil
Informations personnelles :
Sexe : Homme
Âge : 35
Localisation : France, Rhône (Rhône Alpes)

Informations professionnelles :
Activité : Ingénieur/Chercheur

Informations forums :
Inscription : novembre 2007
Messages : 56
Points : 1
Points : 1
Par défaut Dépassement lors d'une soustraction

Bonjour,
j'ai deux nombres entiers non signés sur 4 bits (0<=a,b<=15), je veux avoir a-b sur 4 bits en signé (-8<=s<=7 alors que -15<=a-b<=15) en utilisant des additionneurs classiques avec l'identité a-b=a+not(b)+1.
Comment je peux faire pour détecter facilement un dépassement ?
Merci.
binome-x est déconnecté   Envoyer un message privé Réponse avec citation 00
Vieux 17/05/2012, 20h32   #2
titiri
Membre régulier
 
Inscription : juin 2009
Messages : 37
Détails du profil
Informations forums :
Inscription : juin 2009
Messages : 37
Points : 77
Points : 77
Bonsoir,

Il vaut mieux faire l'opération sans considérer les intervalles de a et b, et ensuite vérifier que le résultat appartient bien à l'intervalle attendu. Si tel n'est pas le cas, alors il y a dépassement.

Cdlt
titiri est déconnecté   Envoyer un message privé Réponse avec citation 00
Réponse
Outils de la discussion

Navigation rapide


Fuseau horaire GMT +2. Il est actuellement 06h03.


 
 
 
 
Partenaires

Hébergement Web